数字电路01密码的奥秘中国大学mooc完整答案-买球的app软件下载

当前位置：正规买球app首页 » » 正文

8327 人参与  2023-01-04 06:20:18    点这评论
第1章 数制与数码

1.1 绪论

1、有连续值的量是
    a、数字量
    b、模拟量
    c、二进制量
    d、自然量

2、数字电路的数据传送是指一组可以用来传递某种信息的位，这里位的含义是
    a、少量的数据
    b、一个1或者一个0
    c、16位二进制数
    d、32位二进制数

3、脉冲前沿位于幅度10%到90%之间的时间间隔是
    a、上升时间
    b、下降时间
    c、脉冲宽度
    d、周期

4、在一个给定的波形中，每隔10ms出现一个脉冲，则频率为
    a、1khz
    b、1hz
    c、100hz
    d、10hz

5、在一个给定的数字波形中，其周期为脉冲宽度的两倍，则占空比为
    a、100%
    b、200%
    c、50%
    d、20%

6、数字系统的工作频率为100khz，串行传送8个位所需要的时间是
    a、
    b、
    c、
    d、

7、数字数据与模拟数据相比的优点是
    a、在处理和传输时更可靠
    b、在传输时速度更快
    c、数字量比模拟量更易保存
    d、数字量抗干扰能力较强

8、在下面选项中，属于模拟量的有
    a、自然界中的温度
    b、双极型晶体管的开关状态
    c、自然界中的压力
    d、汽车行驶产生的位移量
    e、学生对习题解答的对和错

9、1代表低电压，0代表高电压，这称为正逻辑

10、0代表低电压，1代表高电压，这称为正逻辑

1.2 ~1.3 数制与数码小测验

1、二进制数10011.101对应的十进制数是
    a、19.5
    b、19.625
    c、19.a
    d、19.75

2、二进制数10011.101对应的八进制数是
    a、43.5
    b、23.5
    c、13.5
    d、13.a

3、二进制数10011.101对应的十六进制数是
    a、13.a
    b、91.5
    c、13.5
    d、91.a

4、八进制数62.3对应的二进制数是
    a、10110.11
    b、11010.011
    c、110010.011
    d、11010.11

5、八进制数62.3对应的十进制数是
    a、62.375
    b、50.375
    c、98.375
    d、62.75

6、八进制数62.3对应的十六进制数是
    a、32.3
    b、c2.3
    c、c2.6
    d、32.6

7、十进制数32.75对应的二进制数是
    a、10000.011
    b、100000.011
    c、100000.11
    d、1000.11

8、十进制数32.75对应的八进制数是
    a、40.3
    b、20.3
    c、20.6
    d、40.6

9、十进制数32.75对应的十六进制数是
    a、20.3
    b、20.6
    c、20.c
    d、80.c

10、十六进制数2b.c对应的二进制数是
    a、101011.11
    b、10110010.0011
    c、101011.0011
    d、10110010.11

11、十六进制数2b.c对应的八进制数是
    a、35.6
    b、53.3
    c、35.3
    d、53.6

12、十六进制数2b.c对应的十进制数是
    a、43.6
    b、32.75
    c、43.75
    d、32.6

13、下列四位码中，可能是8421bcd码的有
    a、1100
    b、1010
    c、1001
    d、0110

14、比二进制数11001.11大的有
    a、十进制数24.9
    b、十六进制数20.1
    c、八进制数31.7
    d、十进制数30.1

15、下列说法中错误的有
    a、二进制数第i位的位权为
    b、二进制数第i位的位权为
    c、八进制数第i位的位权为
    d、十六进制数第i位的位权为

16、六位二进制数可转换为
    a、三位八进制数
    b、两位八进制数
    c、两位十六进制数
    d、四位十进制数

17、下列命题中正确的有
    a、二进制数的四则运算都可以转换为加法运算
    b、一位八进制数可变换为三位二进制数
    c、四位二进制数可变换为一位十六进制数
    d、四位二进制数就是四位8421bcd码

18、十进制数转换为n进制数时
    a、整数部分除n取余
    b、整数部分乘n取整
    c、小数部分除n取余
    d、小数部分乘n取整

19、5421bcd码是有权码

20、十进制数10的8421bcd码是1010

21、十进制数83至少需要8位二进制数表示

22、十位码一定不是8421bcd码

23、八进制数32.24保留一位小数，应为32.2

24、十六进制数13.57保留一位小数，应为13.6

第2章 逻辑函数及其化简

2.1 逻辑代数的基本运算随堂测验

1、具备“有0出0，全1为1”运算规律的是
    a、与运算
    b、或运算
    c、非运算
    d、异或运算

2、 电路实现的功能是
    a、y=a bc
    b、y=ab c
    c、y=(a b)c
    d、y=a(b c)

3、基本逻辑运算有
    a、与运算
    b、或运算
    c、非运算
    d、异或运算

2.1 逻辑代数的基本运算小测验

1、当反相器的输入为高电平1时，输出是
    a、高电平或者1
    b、低电平或者0
    c、高电平或者0
    d、低电平或者1

2、反相器执行的运算称为
    a、求反码
    b、确定
    c、反相
    d、求反码 或者 反相

3、与门的输入为a、b、c，输出何时为1（高电平）。
    a、a=1，b=1, c=1
    b、a=1，b=0, c=1
    c、a=0，b=0, c=0
    d、a=1，b=0, c=0

4、或门的输入为a、b、c，输出何时为1（高电平）。
    a、a=1， b=1，c=1
    b、a=0， b=0，
    c、， b=0，c=0
    d、正确答案是（a=0， b=0，c=1）或者（a=0， b=0，c=1）或者（a=0， b=0，c=0）
    e、a b c=0

5、一个正向脉冲应用与反相器。从输入前沿到输出前沿的时间间隔是7ns。这个参数是
    a、速度功率乘积
    b、传播延迟
    c、传播延迟
    d、脉冲宽度
    e、上升时间
    f、下降时间

6、一个三输入a、b、c与门，若输出为0，可能的输入为
    a、a=1，b=1，c=1
    b、a=1，b=1，c=0
    c、a=0，b=0，c=1
    d、a=0，b=0，c=0

7、一个三输入a、b、c或门，若输出为1，可能的输入为
    a、a=1，b=1，c=1
    b、a=1，b=1，c=0
    c、a=0，b=0，c=1
    d、a=0，b=0，c=0

8、逻辑问题的描述方法有
    a、真值表
    b、与门
    c、反相器
    d、逻辑表达式
    e、逻辑图
    f、波形图

9、逻辑代数的基本运算有：与、或、非、与非、或非、异或、同或、与或非

10、在逻辑代数中当a=1，b=1，c=1，d=1，e=1时，逻辑表示式f=（a b c）（d e） abc，其值为7

11、逻辑函数的表示方法真值表和逻辑表达式是等价的可以相互转换

12、逻辑函数的表示方法真值表和逻辑图是等价的可以相互转换

13、逻辑函数的表示方法真值表和波形图是等价的可以相互转换

14、在逻辑代数中当a=1，b=1，c=0，d=1，e=1时，逻辑表示式f=（a b c）（d e）其值为

15、在逻辑代数中当a=1，b=1，c=0，d=1，e=1时，逻辑表示式f=（a b c）（d e） de，其值为

16、在逻辑代数中当a=1，b=1，c=1，d=1，e=1时，逻辑表示式f=（a b c）（d e） abc，其值为

2.2 逻辑复合运算小测验

1、下列运算中不是基本逻辑运算的是
    a、与运算
    b、或运算
    c、非运算
    d、异或运算

2、能够实现“有0出1，全1为0”规律的运算是
    a、与运算
    b、与非运算
    c、或运算
    d、或非运算

3、能够实现“两数相等时为1”的运算是
    a、与运算
    b、或运算
    c、异或运算
    d、同或运算

4、
    a、1
    b、0
    c、x
    d、

5、
    a、1
    b、0
    c、x
    d、

6、
    a、1
    b、0
    c、x
    d、

7、
    a、1
    b、0
    c、x
    d、

8、
    a、1
    b、0
    c、x
    d、

9、连续2017个逻辑1相异或等于？
    a、1
    b、0
    c、不能确定
    d、2017

10、八位信号10110010的偶校验码为
    a、1
    b、0
    c、不能确定
    d、8

11、常用的复合逻辑运算有
    a、与非运算
    b、或非运算
    c、非运算
    d、异或运算

12、下列命题中，正确的有
    a、非运算的优先级最高
    b、或运算的优先级高于与运算
    c、逻辑运算没有优先级
    d、与运算的优先级高于异或运算

13、下列运算中，能够实现的有
    a、
    b、
    c、
    d、

14、关于该电路的说法中错误的有
    a、y=abc
    b、y=a b c
    c、y=ab c
    d、y=(a b)c

15、逻辑函数的常用表示方法有
    a、真值表
    b、表达式
    c、逻辑图
    d、伏安特性曲线

16、是与非运算

17、

18、

2.3 逻辑代数的基本定律和基本规则

1、满足 定律的形式。
    a、交换律
    b、结合律
    c、吸收律
    d、反演律

2、“0换成1,1换成0，与换成或，或换成与，变量不变”是 规则的口诀。
    a、代入规则
    b、反演规则
    c、对偶规则
    d、都不是

3、“0换成1,1换成0，与换成或，或换成与，原变量换成反变量，反变量换成原变量”是 规则的口诀。
    a、代入规则
    b、反演规则
    c、对偶规则
    d、都不是

4、a、b互补的充要条件是
    a、a b=1即可
    b、ab=0即可
    c、a b=1,且ab=0
    d、都不对

5、a和b互补的充分必要条件是
    a、ab=0
    b、ab=1
    c、a b=1
    d、a b=0

6、利用反演规则求反函数时，应注意
    a、不能改变原函数的运算顺序
    b、多个变量之上的非号位置不变
    c、原函数中的原变量换成反变量，反变量则保持不变
    d、原函数中的反变量换成原变量，原变量则保持不变

7、下列说法正确的有
    a、反演律只针对两变量逻辑函数，变量超过3个时反演律不成立。
    b、异或运算既满足交换律，也满足结合律
    c、运用代入规则时，只需对等式的一边进行代换，等式另一边保持不变
    d、和xy不是互补的。

8、
    a、
    b、
    c、
    d、

9、下列说法中正确的有
    a、若对偶式成立，则原等式成立。
    b、对偶式成立，原式不一定成立。
    c、若反演式成立，则原等式成立。
    d、反演式成立，原等式不一定成立。

10、若ab=a,则b一定等于1。

11、若a b=a,则b一定为0

12、异或运算满足结合律，即

13、命题是正确的。

2.4 逻辑函数的代数变换小测验

1、实现至少需使用 个两输入与非门。
    a、3
    b、4
    c、5
    d、6

2、实现至少需使用 个两输入或非门。
    a、3
    b、4
    c、5
    d、6

3、逻辑函数常用的表达形式有
    a、与或式
    b、或与式
    c、与非-与非式
    d、或非-或非式

4、逻辑函数代数变换时，常用的公式有
    a、交换律
    b、吸收律
    c、还原律
    d、反演律

5、命题正确吗？

2.5 代数化简法小测验

1、可以化简为
    a、
    b、
    c、
    d、已经最简，不能再简化

2、化简时配 比较方便。
    a、a
    b、b
    c、c
    d、d

3、可以化简为
    a、
    b、
    c、
    d、
    e、
    f、

4、可以化简为
    a、0
    b、1
    c、
    d、

5、逻辑函数表达式的表达形式有
    a、与或式
    b、或与式
    c、与非-与非式
    d、与或非式

6、最简与或式的特点有
    a、或项的个数最少
    b、与项的个数最少
    c、每一个与项的“乘积因子”最少
    d、每一个或项的“和因子”最少

7、利用吸收律公式化简的方法有
    a、并项法
    b、吸收法
    c、消去法
    d、配项法

8、同一逻辑函数的描述方式中不唯一的有
    a、真值表
    b、表达式
    c、逻辑图
    d、同一输入组合时的输出波形图

9、表达式是与或式。

10、表达式是最简与或式。

11、同一逻辑函数的最简与或式可能不止一个。

12、最简与或式对应的逻辑图不一定结构最简单。

2.6 最小项小测验

1、6变量逻辑函数的最小项有 个
    a、6
    b、12
    c、36
    d、64

2、l（a,c,b,d）的最小项,应简记为
    a、m5
    b、m3
    c、m7
    d、m10

3、l(c,a,b)的最小项m6是
    a、
    b、
    c、
    d、

4、下列数量的最小项，有可能合并成一项的是
    a、3
    b、4
    c、5
    d、6

5、不是l（a,b,c,d）的最小项
    a、
    b、
    c、
    d、

6、下列说法中正确的有
    a、4个最小项可以合并并消去2个变量。
    b、同一逻辑函数的任意3个最小项相与一定为0
    c、同一逻辑函数的所有最小项相与为1
    d、任意两个最小项相或时，不一定可以化简

7、与四变量逻辑函数的m8逻辑相邻的有
    a、m0
    b、m4
    c、m7
    d、m9

8、命题“逻辑函数的最小项表达式是唯一的。”是错误的。

9、四变量逻辑函数的m15和m11是逻辑相邻的。

10、三变量逻辑函数的m3和m4是逻辑相邻的。

11、三变量逻辑函数的m3和m7是逻辑相邻的。

12、四变量逻辑函数的m8和m10是逻辑相邻的。

13、四变量逻辑函数的m10和m2是逻辑不相邻的。

2.7 卡诺图的结构及其填图方法小测验

1、三变量逻辑函数的卡诺图有 格
    a、3
    b、6
    c、8
    d、9

2、逻辑函数l（d,b,a,c）的变量a在其卡诺图的什么位置
    a、下面两行
    b、中间两行
    c、右边两列
    d、中间两列

3、逻辑函数l（d,b,a,c）的变量在其卡诺图的什么位置
    a、左边两列
    b、中间两列
    c、右边两列
    d、两边两列

4、某逻辑函数的最小项表达式有7项，则其卡诺图中有 个1
    a、7
    b、5
    c、1
    d、条件不足，不能判断

5、四变量逻辑函数的最小项表达式有7项，则其反函数的卡诺图中有 个1。
    a、7
    b、9
    c、1
    d、条件不足，不能判断

6、四变量逻辑函数的m13对应卡诺图中的哪一格
    a、第一行第三列
    b、第二行第四列
    c、第三行第二列
    d、第四行第二列

7、卡诺图可以根据 直接填图。
    a、真值表
    b、与或表达式
    c、最小项表达式
    d、与或非表达式

8、四变量卡诺图中与m7逻辑相邻的格子有
    a、第一行第三列
    b、第一行第二列
    c、第二行第二列
    d、第三行第二列
    e、第三行第四列
    f、第二行第四列
    g、第三行第三列
    h、第四行第一列

9、在四变量逻辑函数的卡诺图中，与m13和m15都逻辑相邻的格子有
    a、第一行的第二列和第三列
    b、第二行的第二列和第三列
    c、第三行的第一列和第四列
    d、第四行的第二列和第三列
    e、第二行的第一列和第四列
    f、第二列的第一行和第二行

10、四变量逻辑函数的卡诺图中，与m0和m2都逻辑相邻的格子有
    a、第一行的中间两列
    b、第二行的中间两列
    c、第三行的两边两列
    d、第四行的两边两列
    e、第二行的两边两列
    f、第一列的中间两行

11、n变量逻辑函数的卡诺图有n格

12、卡诺图的两边两列是逻辑相邻的。

13、逻辑函数的真值表输出栏中有6个1，则其卡诺图中填1的方格有个

14、逻辑函数的最简与或式有3项，则其卡诺图中有3个1。

15、逻辑函数的最简与或式有3项，则其卡诺图中有个1。

2.8 卡诺图化简法小测验

1、有可能合并化简的情况是
    a、4个小方格
    b、6个小方格
    c、9个小方格
    d、以上都对

2、l（a,b,c,d）的对应其卡诺图中的
    a、第一行
    b、第二行
    c、第三行
    d、第四行

3、l（a,b,c,d）的对应其卡诺图中的
    a、第一列
    b、第二列
    c、第三列
    d、第四列

4、卡诺图中的每一个圈用一个 表达
    a、与项
    b、或项
    c、与非项
    d、或非项

5、卡诺图中的圈之间应
    a、相与
    b、相或
    c、相与非
    d、相异或

6、下列说法中错误的是
    a、卡诺图中的1不能重复被圈
    b、每一个圈都必须包含至少1个仅属于自己的1
    c、9个1构成的正方形可以作圈化简
    d、四个1构成的t字形不能作圈化简
    e、四个1构成的l字形可以作圈化简
    f、6个1构成的长方形可以作圈化简

7、某4变量的逻辑函数的最简与或式有3个与项，则说明
    a、其卡诺图中只有3个1
    b、其卡诺图中只有3个圈
    c、每一个圈都是正方形
    d、卡诺图中至少有两个0

8、某卡诺图中有4个圈，其中某个圈被化简为3个变量相与，则说明
    a、这个卡诺图最少有8格
    b、这个卡诺图最少有16格
    c、这个圈最少由8个1构成
    d、这个圈最少由4个1构成
    e、这个圈最少由1个1构成
    f、这个圈最少由2个1构成

9、卡诺图化简时，应使得
    a、圈尽可能大
    b、圈尽可能小
    c、圈的总数尽可能多
    d、圈的总数尽可能少

10、卡诺图化简时，圈作得越小，化简的结果越简单

11、卡诺图化简时，圈作得越少，化简的结果越简单

12、在逻辑函数的卡诺图中圈0，可得其对偶式。

13、在逻辑函数的卡诺图中圈0，可得其反函数。

14、四个为1的方格一定可以合并化简。

15、卡诺图中所作的圈之间是相与关系。

2.9 无关项小测验

1、化简时，能够作出更大的圈时，无关项应看作
    a、0
    b、1
    c、两者皆可
    d、两者皆不可

2、化简时，能够少作圈时，无关项应看作
    a、0
    b、1
    c、两者皆可
    d、两者皆不可

3、约束方程在卡诺图中应填
    a、0
    b、1
    c、×
    d、以上皆可

4、的卡诺图中有 个无关项
    a、2
    b、4
    c、5
    d、15

5、的卡诺图中，应作 个圈化简
    a、2
    b、3
    c、4
    d、5

6、化简时，有 个无关项看作1
    a、1
    b、2
    c、3
    d、4

7、下列表达式中错误的有
    a、
    b、
    c、
    d、

8、下列说法中，正确的有
    a、同一逻辑函数的卡诺图中，1一定比×多。
    b、同一逻辑函数的卡诺图中，1一定比×少。
    c、某一个圈只有自己独有的×时，这个圈可以删除。
    d、由四个×构成的正方形不能作圈
    e、矩形圈中×多于1时，这个圈一定要删除。
    f、既有0，也有1，还有×构成的矩形不能作圈化简。

9、下列说法中正确的有
    a、卡诺图中×的个数与真值表中×的行数一致。
    b、卡诺图中的×看作1且能够作圈时，得到的与项更短
    c、卡诺图中×的个数一定多于真值表中1的行数。
    d、卡诺图中×的个数一定少于真值表中0的行数。

10、化简时，下列说法中正确的有
    a、需作4个圈化简
    b、只有3个无关项看作1
    c、只需2个圈即可化简
    d、最大的圈包含4格
    e、最小的圈包含2格
    f、最大的圈包含6格

11、所有逻辑命题一定具有无关项。

12、无关项在真值表中可以用×表达

13、无关项在卡诺图中可以省略不填

14、无关项在卡诺图中既可以看作1也可以看作0

第3章 逻辑门电路

3.1 分立元件门电路小测验

1、 图中所示电路的功能是（）。
    a、这是二输入端的与门
    b、这是二输入端的或门
    c、这是二输入端的与非门
    d、其他答案都不正确

2、图中所示电路的功能是（）。
    a、其他答案都不对
    b、
    c、
    d、

3、假设图中各元件参数满足三极管非线性工作的条件，则电路输出的表达式为（）。
    a、
    b、
    c、
    d、

4、假设图中各元件参数满足三极管非线性工作的条件，则电路输出的表达式为（）。
    a、
    b、
    c、
    d、

5、图中电路的输出y的表达式为（）。
    a、
    b、
    c、
    d、

6、图中电路的输出y的表达式为（）。
    a、
    b、
    c、
    d、

7、图中电路的输出y的表达式为（）。
    a、
    b、
    c、
    d、

8、下列说法不正确的是（）。
    a、分立元件构成的门电路实现简单
    b、分立元件构成的门电路可以直接驱动各类负载
    c、分立元件构成的门电路串接时，高、低电平会发生偏移。
    d、对于分立元件构成的门电路，二极管的导通压降会影响最终的输出电压值

9、假设图中各元件参数满足三极管非线性工作的条件。关于图中的电路，不正确的说法是（）。
    a、这是一个反相器
    b、这是一个非门
    c、当a=5v，不论接什么样的负载，输出总是低电平。
    d、当a=0v，不论接什么样的负载，输出总是高电平。

10、在数字电路中，三极管主要工作在（）。
    a、截止区
    b、饱和区
    c、非线性区
    d、放大区

11、下列说法不正确的是（）。
    a、分立元件构成的门电路比集成门电路更可靠。
    b、对于分立元件构成的门电路，其输出的高电平与负载无关。
    c、对于分立元件构成的门电路，其输入、输出的高电平可能不一致。
    d、对于分立元件构成的门电路，其输入、输出的低电平可能不一致。

12、假设图中各元件参数满足三极管非线性工作的条件，pn结的导通压降为0.7v。关于该电路的正确表述有（）。
    a、当a输入为5v时，输出为低电平。
    b、当a输入为1v时，输出为低电平。
    c、当a输入为1v时，输出为高电平。
    d、当a输入为0v时，输出为高电平。

13、对于图中所示的电路，下列说法正确的是（）。
    a、只要输入a大于0v，三极管就饱和导通
    b、只要输入a大于0v，三极管就截止
    c、如果输入a=3v，三极管不一定饱和导通
    d、如果输入a=3v，三极管可能工作在放大状态

14、二极管具有正向导通、反向截止的性质。

15、分立元件构成的门电路，其输出的高电平与电源电压无关。

16、分立元件构成的门电路，其输出的低电平始终是0v。

17、二极管构成的二输入端与门，可以增加一个同样结构的二极管变成三输入端的与门。

18、将一个二极管构成的或门和一个三极管非门进行串接，可以得到或非门。

3.2 cmos门电路小测验

1、下图中输出y的表达式为（）。
    a、与
    b、或
    c、与非
    d、或非

2、下图中输出y的表达式为（）。
    a、与
    b、或
    c、与非
    d、或非

3、cmos电路功耗低主要是因为（）。
    a、工作电压低
    b、等效电阻小
    c、体积小
    d、静态电流小

4、正逻辑的异或，转换为负逻辑后变成了（）。
    a、同或
    b、异或
    c、与非
    d、或非

5、已知某逻辑门的参数为ioh=1ma，iol=20ma，iih=20ua，iil=1.5ma，它能驱动的同类门个数最大为（）
    a、13
    b、20
    c、50
    d、1

6、图中电路的输出为（）
    a、与非
    b、或非
    c、与
    d、或

7、图中电路的输出为（）
    a、或非
    b、与非
    c、或
    d、与

8、图中电路的输出为（）
    a、
    b、
    c、
    d、

9、图中电路的输出为（）
    a、同或
    b、异或
    c、或非
    d、与非

10、cmos逻辑门的优点有（）。
    a、功耗低
    b、抗干扰性强
    c、集成方便
    d、噪声容限电压大

11、在数字电路中，mos管主要工作在（）。
    a、截止区
    b、可变电阻区
    c、放大区
    d、饱和区

12、对于图中的电路，说法正确的是（）。
    a、t是增强型nmos管
    b、t是耗尽型nmos管
    c、当vi>0v时，t导通
    d、当vi=0v时，t截止

13、对图中所示电路，假设vdd=5v ，vtn=2v, vtp=−2v。下列描述正确的有（）。
    a、当a=0v时，y≈5v
    b、当a=5v时，y≈0v
    c、当a=0v时，t1截止，t2导通
    d、当a=5v时，t2截止，t1导通

14、下列有关正负逻辑的描述中，正确的有：
    a、高电平用逻辑1、低电平用逻辑0表示是正逻辑
    b、高电平用逻辑0、低电平用逻辑1表示是负逻辑
    c、正、负逻辑可以相互转换
    d、正、负逻辑说明电路本身具有不同的物理结构

15、关于门电路的扇出系数，下列说法正确是（）。
    a、驱动门输出高电平时，工作在拉电流负载状态
    b、驱动门输出低电平时，工作在灌电流负载状态
    c、驱动门的输出电平不一样，扇出系数的计算也不一样
    d、随着负载门个数的增加，驱动门的扇出系数也增加

16、在cmos电路中，p沟道mos管和n沟道mos管总是成对出现。

17、在cmos电路中，同一个信号控制的p沟道mos管和n沟道mos管，其工作状态一般都是相反的。

18、mos管的栅极是绝缘的，所以其输入电阻非常高。

19、门电路的扇入系数等于它的输入端的个数。

20、扇出系数指的是一个门电路驱动各类门电路的最大数目。

21、正、负逻辑不涉及到逻辑电路本身的结构问题。

3.3 其他形式的cmos门电路小测验

1、下面的电路输出y的表达式是（）。
    a、其他答案都不对
    b、
    c、
    d、

2、2、下面的逻辑符号表示的是（）。
    a、三态同或门
    b、三态异或门
    c、漏极开路异或门
    d、漏极开路同或门

3、下面的逻辑符号表示的是（）。
    a、三态输出缓冲电路
    b、三态输出反相器
    c、漏极开路的缓冲电路
    d、漏极开路的反相器

4、在od门的使用中，如果上拉电阻选得过小，会造成（）。
    a、器件烧坏
    b、电路开关速度过慢
    c、输出的高电平低于限定值
    d、输出的高电平过大

5、下图的输出l的逻辑表达式为（）
    a、
    b、
    c、
    d、

6、当cs=0时，下图的输出表达式为（）
    a、
    b、
    c、
    d、

7、下列门电路中，可用于计算机总线连接的有（）。
    a、od门
    b、三态门
    c、cmos门
    d、ttl门

8、三态门的使能端如果有非号，其含义是（）。
    a、低电平有效
    b、取反输入
    c、高电平有效
    d、其他答案都不对

9、普通的cmos电路输出端并联，其结果是（）
    a、高电平
    b、低电平
    c、高阻态
    d、其他答案都不对

10、可以将输出端并联使用的门电路有（）。
    a、cmos的od门
    b、普通cmos门
    c、cmos的三态门
    d、cmos传输门

11、三态门的输出可以是（）。
    a、高电平
    b、低电平
    c、高阻态
    d、低阻态

12、od门的作用有（）。
    a、实现线与
    b、完成输出的电平转换
    c、加快电路的速度
    d、降低电路的功耗

13、下面关于cmos传输门的说法中，正确的是（）。
    a、cmos传输门可以传输数字信号
    b、cmos传输门可以传输模拟信号
    c、cmos传输门可以呈现高阻态
    d、cmos传输门的输入、输出端是固定的

14、关于下面的电路，正确的说法有（）。
    a、en=0时，电路输出y呈现高阻态
    b、en=1时，电路输出y呈现高阻态
    c、en=0时，电路输出y等于a的非
    d、en=1时，电路输出y等于a的非

15、关于下图的电路，说法正确的是（）。
    a、当6端=0时，2端与12端相连
    b、当6端=1时，4端与12端相连
    c、2和4端是输入
    d、12端是输出

16、将普通的cmos门输出端并联可以实现“与”运算。

17、将od门的输出直接并联即可实现“线与”。

18、在漏极开路门的使用中，上拉电阻的阻值越大越好，可以防止烧坏器件。

19、od门输出的高电平等于门电路的电源电压值。

20、cmos传输门的控制端是高电平有效的。

21、当三态门的使能端有效时，三态门的输出呈现高阻态。

3.4 ttl门电路小测验

1、ttl门的输出级一般采用推拉式输出结构，这样做的好处是（）。
    a、提高电路带负载的能力
    b、降低功耗
    c、减少电路体积
    d、提高电路的抗干扰能力

2、ttl门的电源电压一般在（）。
    a、4.75v～5.25v
    b、3v～18v
    c、5v～18v
    d、3v～5.25v

3、对于下图的电路，其逻辑表达式为（）。
    a、
    b、
    c、
    d、

4、对于ttl门的输入级，其作用是
    a、提高电路工作速度
    b、提高电路抗干扰的能力
    c、降低功耗
    d、增加电路稳定性

5、门电路输出、输入的高电平（）。
    a、有最大值和最小值
    b、没有最小值，只有最大值
    c、没有最大值，只有最小值
    d、没有最大值和最小值

6、门电路输入、输出的低电平（）
    a、有最大值和最小值
    b、没有最大值和最小值
    c、没有最大值，只有最小值
    d、没有最小值，只有最大值

7、ttl三态门不能输出（）。
    a、低阻态
    b、高阻态
    c、高电平
    d、低电平

8、输出端不能并联使用的电路有（）。
    a、od门
    b、oc门
    c、ttl三态门
    d、ttl反相器

9、下列编号中不属于ttl电路的是
    a、74hc系列
    b、74ls系列
    c、74s系列
    d、74f系列

10、下面关于oc门电路的说法，正确的是（）。
    a、和od一样可以实现线与
    b、输出必须接上拉电阻到电源方可正常工作
    c、多个oc的输出可以并联
    d、输出可能呈现高阻态

11、ttl与非门在（）时输出为逻辑1。
    a、全部输入端悬空
    b、任意输入端接低于0.8v的电源
    c、任意输入端通过200欧的电阻接地
    d、任意输入端接地

12、ttl或非门的输入端在（）时属于逻辑1。
    a、接2v的电源
    b、通过100千欧的电阻接地
    c、悬空
    d、接地

13、如图所示的电路中，假设pn结的导通压降为0.7v。下面说法正确的有（）。
    a、当a悬空时，l约等于0v
    b、当a>1.4v时，l约等于0v
    c、当a<2.1v时，l约等于vcc
    d、这是一个非门电路

14、下列说法正确的有（）。
    a、驱动门的输出高电平最小值必须大于负载门的输入高电平最小值
    b、驱动门的输出低电平最大值必须小于负载门的输入低电平最大值
    c、驱动门的输出高电平最小值必须小于负载门的输入高电平最小值
    d、驱动门的输出低电平最大值必须大于负载门的输入低电平最大值

15、下列说法正确的有（）。
    a、ttl门电路的输入/出的高/低电平是一个范围，而不是一个固定的值
    b、提高电源电压可以显著加大ttl电路的噪声容限
    c、ttl门电路的功耗主要以静态功耗为主
    d、ttl门的输出在高、低电平间转换时需要时间

16、在ttl门电路中，输入级的bjt管采用多发射极可以实现与的功能。

17、cmos电路中有传输门，ttl电路也有类似的传输门。

18、ttl非门的结构可以分为输入级、中间级和输出级三个部分。

19、ttl门电路中的三极管一般工作在截止区或饱和区。

20、ttl门电路较cmos门电路而言，最大的优点就是噪声容限大。

21、门电路的噪声容限越大，电路的抗干扰能力越强。

3.5 门电路的电平转换和驱动小测验

1、当ttl门驱动cmos门时，如不满足voh(min) ≥ vih(min)，一般采取的措施是（）。
    a、输出端与电源之间接一个上拉电阻
    b、增加ttl门的电源电压
    c、降低cmos门的电源电压
    d、多个同样功能的ttl门并联输出

2、下图中，与继电器线圈两端并联的二极管d的作用是（）。
    a、中和电感产生的反电动势
    b、发光指示
    c、作为开关
    d、进行整流

3、下列关于光电耦合器的说法中，正确的是（）。
    a、可以实现输入、输出的电气隔离
    b、可以把输入的光信号转换成电信号输出
    c、可以把输入的电信号转换成光信号输出
    d、输入、输出都是光信号

4、图中门1输出的高电平（）。
    a、具体由rp的阻值决定
    b、接近vcc
    c、等于vcc/2
    d、接近5v

5、cmos门电路和ttl门电路混合使用时，电源电压必须（）。
    a、完全相同
    b、可以不相同
    c、两者都是5v
    d、两者可以在3v～18v内选择

6、ttl门电路的输入端悬空等于（）。
    a、高电平
    b、低电平
    c、电源电压的一半
    d、其他答案都不对

7、与非门的多余输入端可以（）。
    a、悬空
    b、接高电平
    c、接低电平
    d、与其他输入端并接

8、或非门的多余输入端可以（）。
    a、悬空
    b、接高电平
    c、接低电平
    d、与其他输入端并接

9、不同类型的门电路混合使用时需要满足的兼容性条件有（）。
    a、voh(min) ≥ vih(min)
    b、vol(max) ≤ vil(max)
    c、ioh(max) ≥ iih(total)
    d、iol(max) ≥ iil(total)

10、当cmos门驱动ttl门时，如果不满足iol(max) ≥ iil(total)，常用的解决办法有（）。
    a、增加cmos门的电源电压
    b、多个相同功能的cmos门并联输出
    c、中间增加一个ttl缓冲电路
    d、减小ttl门的电源电压

11、可以提升ttl驱动门输出电压的方法有（）。
    a、提高驱动门的电源电压
    b、输出端与电源之间加上拉电阻
    c、驱动门采用oc门输出结构
    d、提高驱动门的输入电压

12、用cmos门做输出级，若接入的负载门过多，则会出现（）。
    a、输出的低电平超过规定的上限
    b、输出的高电平超过规定的下限
    c、输出的低电平等于0v
    d、输出的高电平等于电源电压

13、cmos集成电路的电源电压只能是5v左右。

14、cmos门电路的多余输入端可以悬空。

15、下图的连接是正确的。

16、下图的连接是正确的。

17、门电路可以直接驱动各类继电器。

18、门电路驱动发光二极管时必须接限流电阻，否则电路不能工作。

第4章 组合逻辑电路的分析与设计

4.1 组合逻辑电路的分析小测验

1、写出下图逻辑电路的输出表达式
    a、
    b、
    c、
    d、

2、在下图电路中，写出p的逻辑表达式。
    a、
    b、
    c、
    d、

3、分析下图电路的逻辑功能
    a、多数表决器
    b、奇偶校验器
    c、全加器
    d、半加器

4、确定下图中哪些电路的等价的？
    a、f1和f2
    b、f2和f3
    c、f2和f4
    d、f1和f3

5、分析下图电路的逻辑功能
    a、译码器
    b、数值比较器
    c、数据选择器
    d、全减器

6、写出下图逻辑电路的输出表达式
    a、
    b、
    c、
    d、

7、写出下图逻辑电路的输出表达式
    a、
    b、
    c、
    d、

8、在下图逻辑电路中，输出f由输入a、b、c三者共同决定。

9、在下图逻辑电路中，输出f仅仅由输入a、c决定，与b无关。

10、在下图逻辑电路中，当b=0时，输出表达式f=c

11、在下图逻辑电路中，当b=1时，输出表达式f=c

12、电路如图所示，分析电路功能，右侧真值表中按最小项m0~m7的顺序,输出函数f的值序列为 （说明：答题时，数值之间不加空格和标点符号）。

13、电路如图所示，分析电路功能，右侧真值表中按最小项m0~m3的顺序,输出函数s的值序列为 ；（说明：答题时，数值之间不加空格和标点符号）。

14、电路如图所示，分析电路功能，右侧真值表中按最小项m0~m3的顺序,输出函数c的值序列为 ；（说明：答题时，数值之间不加空格和标点符号）。

4.2 组合逻辑电路的设计小测验

1、试设计一个具有控制端c的3输入、3输出的逻辑电路。当控制信号c=0时，输出状态与输入状态相反；当c=1时，输出状态与输入状态相同。指出下图中正确的电路。
    a、图1
    b、图2
    c、图3
    d、图4

2、某厂有a2、a1、a0三个车间和两台发电机20kw和10kw的f20、f10。如果一个车间开工，启动10kw的发电机f10即可满足使用要求；如果两个车间同时开工，启动f20发电机即可满足使用要求；如果三个车间同时开工，则需要同时启动f20、f10两台发电机才能满足使用要求。为使电力负荷达到最佳匹配，其正确的供电控制电路在下面电路中。
    a、图1
    b、图2
    c、图3
    d、图1和图3

3、组合逻辑电路设计的最简是指
    a、电路所用的器件数量最少
    b、电路所用的连线最少
    c、电路的功耗最小
    d、电路所用的器件种类最少
    e、电路的逻辑表达式最简

4、设计一个3输入的组合逻辑电路。当输入的二进制码小于5时，输出为0；输入大于等于5时，输出为1。下图为同学们提交的各种答案，正确的设计电路是
    a、f1
    b、f2
    c、f3
    d、f4

5、试设计一个4位奇偶校验器，即当4位数中有奇数个1时，输出为0，否则输出为1。在下图电路图中，正确的电路是
    a、f1
    b、f2
    c、f3
    d、f4

6、组合逻辑电路中任何时刻的输出仅取决于该时刻的输入。

7、组合逻辑电路中任何时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。

8、组合电路设计中可以使用小规模集成电路（各种门电路）以及各种中规模集成电路（组合逻辑部件）实现。

9、仅由与非门构成的逻辑电路一定是组合逻辑电路

10、组合逻辑电路设计是根据逻辑功能推导出最终的 。

11、组合逻辑电路的设计是根据所需逻辑功能，进行逻辑抽象列出 、推导逻辑表达式、推导其逻辑电路图。

4.4 组合逻辑电路的竞争冒险小测验

1、在组合逻辑电路中有竞争，必定会产生冒险。

2、下面的逻辑函数有可能产生竞争冒险

3、下面的逻辑函数有可能产生竞争冒险

4、在输出端并联滤波电容在任何情况下都能消除组合电路竞争冒险。

5、下面的逻辑函数有可能产生竞争冒险

6、消除竞争冒险的方法可在消除互补项和增加乘积项中选择。

第5章 常用组合逻辑器件

5.1 编码器小测验

1、编码器的功能是
    a、将数值信息转换为代码输出。
    b、将代码转换为表示代码原意的数值信息。
    c、仅考虑两个加数本身相加。
    d、考虑两个加数和低位来的进位三者相加。
    e、rom

2、二进制编码器是指
    a、输入n位，则输出为2n位。
    b、输入n位，则输出为位。
    c、输入位，输出n位
    d、输入为2n位，输出n位。
    e、输入n位，输出1位。

3、当编码器使能输入端为无效电平时，
    a、编码器输出高阻
    b、编码器不工作
    c、编码器输出高电平
    d、编码器输出低电平

4、编码器的种类有
    a、二进制编码器
    b、二进制译码器
    c、优先编码器
    d、二——十进制编码器
    e、键控8421bcd编码器

5、优先编码器可以同时输入两个以上的有效信号，输出不会发生错误。

6、普通编码器可以同时输入两个以上的有效信号，输出不会发生错误。

5.3 二进制译码器小测验

1、译码器的功能是
    a、将数值信息转换为代码输出。
    b、将代码转换为表示代码原意的数值信息。
    c、仅考虑两个加数本身相加。
    d、考虑两个加数和低位来的进位三者相加。

2、二进制译码器
    a、有n个输入端，有个输出端。
    b、有个输入端，n个输出端。
    c、有个输入端，1个输出端。
    d、有n个输入端，1个输出端。

3、一个组合逻辑电路的输入为、和；输出为、和；其工作波形如图所示；试用38译码器实现该组合逻辑电路，其逻辑电路图的正确答案为 给出可选择的逻辑电路图如下
    a、图1
    b、图2
    c、图3
    d、图4

4、74ls138译码器的输入三个使能端为、和，使用该芯片设计的逻辑电路如下图所示，分析该电路的功能。
    a、全加器
    b、编码器
    c、数值比较器
    d、全减器

5、二进制译码器的应用有
    a、存储器的地址译码器
    b、ram的存储单元
    c、作为方波发生器
    d、作为逻辑函数产生器
    e、作为数据分配器
    f、作为数据选择器

6、二进制译码器有2个输入端，2个输出端。

5.5 非二进制译码器小测验

1、以下集成电路，二——十进制译码器的型号是
    a、74hc138
    b、74hc139
    c、74hc42
    d、74hc48

2、对于七段译码器74hc4511，其灯测试输入的功能是
    a、当时，无论其他输入端为什么状态，所有输出a~g均为1，该输入端用于检查译码器及其显示器各段的好坏。
    b、当时，无论其他输入端为什么状态，所有输出a~g均为0，该输入端用于将首、尾多余的0熄灭。
    c、当时，该输入端用于将输入端的数码锁存。
    d、当时，该芯片使能有效，芯片实现译码功能。

3、针对多位共阴数码管显示时，对数码管控制输入端常分为段码和位码，请指出下面正确的说法
    a、段码指的是a~g段，高电平有效，位码指的是数码管的位置，高电平有效。
    b、段码指的是a~g段，高电平有效，位码指的是数码管的位置，低电平有效。
    c、段码指的是a~g段，低电平有效，位码指的是数码管的位置，低电平有效。
    d、段码指的是a~g段，低电平有效，位码指的是数码管的位置，高电平有效。

4、共阳七段译码器是用于驱动共阳数码管，其功能是共阳七段译码器输出高电平点亮相应段码。

5.6 数据选择器小测验

1、在以下集成电路中，实现双四选一的数据选择器芯片是
    a、74ls151
    b、74hc138
    c、74ls153
    d、74hc00

2、图示组合逻辑电路由74ls138和74ls151组成，该电路的逻辑功能是
    a、3位二进制数同比较器
    b、3位二进制加法器
    c、3位二进制减法器
    d、6变量多少表决器
    e、3位二进制编码器

3、在图示电路中，奇偶校验器功能的电路是 。
    a、图1
    b、图2
    c、图3
    d、图4

4、八选一数据选择器74ls151，无论输入端数据如何变化，输出端一直保存低电平，原因是地线断了。

5.7 数值比较器小测验

1、在下列集成电路中，实现数值比较器的信号为
    a、74hc85
    b、74hc83
    c、74hc06
    d、74hc32

2、图示电路的逻辑功能是
    a、8421bcd编码器
    b、4位奇偶校验器
    c、多数表决器
    d、2位二进制同比较器

5.8 加法器小测验

1、用双四选一数据选择器和非门实现全减器，在下图4个电路中正确的是
    a、图1
    b、图2
    c、图3
    d、图4

2、在下面的集成电路中，实现加法器功能的芯片有
    a、74hc283
    b、74hc161
    c、74hc83
    d、74hc90
    e、74hc74

3、由3个全加器构成的电路，a、b、c、d、e为输入端，f为输出端，图示电路的逻辑功能是：奇偶校验，即检验5个输入端是否输入了奇数个“1”。

4、由3个全加器构成的电路，a、b、c、d、e为输入端，f为输出端，图示电路的逻辑功能是：五个一位二进制数相加。

5、由3个全加器构成的电路，a、b、c、d、e为输入端，f为输出端，图示电路的逻辑功能是：多数表决器，即判断输入中是否多数为“1”。

6、由3个全加器构成的电路，a、b、c、d、e为输入端，f为输出端，图示电路的逻辑功能是：判断输入a、b、c、d、e是否相同。

第6章 触发器

6.1 基本rs锁存器随堂测验

1、基本rs锁存器在使用时要尽量避免r、s输入同时为1的组合，否则输出（ ）。
    a、状态不确定
    b、全1
    c、全0
    d、0态

2、双稳态电路有（ ）个稳态，可用于存储一位二进制数码。
    a、0
    b、1
    c、2
    d、3

3、使用基本rs锁存器时必须遵循约束条件（ ），否则会输出非法状态。其中rs代表输入信号高有效。
    a、
    b、
    c、
    d、

4、初态为1态的基本锁存器，若锁存器要输出0态，输入、可以是（ ）。
    a、
    b、
    c、
    d、

5、使用基本锁存器时必须遵循约束条件（ ），否则会输出非法状态。其中代表输入信号低有效。
    a、输入不可以同时有效
    b、输入不能同时为1
    c、输入不能同时为0
    d、

6、初态为0态的基本rs锁存器，若锁存器要继续保持0态输出，输入r、s可以是（ ）。
    a、r=0，s=0
    b、r=0，s=1
    c、r=1，s=0
    d、r=1，s=1

7、基本rs锁存器由一对输入、输出交叉耦合的与非门构成，输入有效信号为高电平，具有置数、复位和维持的功能。

6.2 同步rs和d锁存器随堂测验

1、基本rs锁存器加一个同步信号cp和两个（ ）门可以实现同步信号高有效的同步rs锁存器。
    a、与非
    b、与
    c、或
    d、或非

2、同步d锁存器（ ）。
    a、没有复位与置数功能
    b、使用时没有约束条件
    c、对电平敏感
    d、有数据锁存功能

3、4个（ ）门加一个反相器可以构成同步信号（ ）电平有效的同步d锁存器。
    a、与非门 低有效
    b、或非门 高有效
    c、与非门 高有效
    d、或非门 低有效

4、同步rs锁存器与同步d锁存器都有空翻现象，例如若锁存器是同步信号高有效的，在同步信号低电平期间锁存器会受输入信号影响。

5、同步rs锁存器要正常使用，仍然有约束条件。

6.3 主从和边沿d触发器随堂测验

1、如图所示电路符号中，触发器的数量有（ ）个。
    a、4
    b、1
    c、2
    d、3

2、主从d触发器因为主锁存器和从锁存器均对同步信号电平敏感，仍然有空翻现象。

3、触发器对同步时钟信号的边沿敏感。只在时钟信号由0变1，或由1变0的边沿到来前后接受信号。

6.4 其它功能触发器及应用随堂测验

1、d 触发器具有数据锁存功能，如果与端相连，也可以实现（ ）触发器的功能.
    a、rs
    b、t
    c、t'
    d、jk

2、以下哪些说法是错误的？
    a、触发器的特性方程只在时钟信号有效边沿到来时成立。
    b、想让现态为0的jk触发器次态为1，必须使输入j与k全为高电平，才能让触发器由现态0翻转为次态1。
    c、想让现态为0的jk触发器次态仍为0，必须使输入j与k全为低电平，才能让触发器维持0态不变。
    d、j等于k时，jk触发器相当于一个d触发器。

3、t'触发器每来一个时钟信号的有效边沿就翻转一次，（ ）。
    a、可以用来对时钟信号的有效边沿做加（递增）计数。
    b、可以用来对时钟信号的有效边沿做减（递减）计数。
    c、输出矩形波的频率是时钟信号的两倍。
    d、输出矩形波的频率是时钟信号的一半。

4、t触发器的工作特性是：在t=1时，即使时钟信号的有效边沿到来，也仍然保持原态不变；t=0时，则在有效边沿到来时，翻转为与现态相反的次态。

6.1 基本rs锁存器

1、输入高有效的基本rs锁存器在使用时要尽量避免r、s输入同时为高电平（逻辑1）的组合，否则输出（ ）。
    a、状态不确定
    b、全1
    c、全0
    d、0态

2、双稳态电路有（ ）个稳态，可用于存储一位二进制数码。
    a、0
    b、1
    c、2
    d、3

3、使用基本rs锁存器（或非门构成的）时必须遵循的约束条件是（ ），否则会输出非法状态。
    a、
    b、
    c、
    d、

4、初态为1态的基本锁存器（复位、置数信号低有效），若锁存器要输出0态，输入的、可以是（ ）。
    a、
    b、
    c、
    d、

5、使用基本锁存器时（与非门构成的），必须遵循的约束条件是（ ），否则会输出非法状态。
    a、输入不可以同时有效
    b、输入不能同时为1
    c、输入不能同时为0
    d、

6、初态为0态的基本rs锁存器（或非门构成的），若锁存器要继续保持0态输出，输入r、s可以是（ ）。
    a、
    b、
    c、
    d、

7、基本rs锁存器由一对输入、输出交叉耦合的与非门构成，输入有效信号为高电平，具有置数、复位和维持的功能。

8、基本锁存器由一对输入、输出交叉耦合的（ ）门构成，输入有效信号为低电平，具有置数、复位和维持的功能。

6.2 同步rs和d锁存器

1、基本rs锁存器加一个同步信号cp和两个（ ）门可以实现同步信号高有效的同步rs锁存器。
    a、与非
    b、与
    c、或
    d、或非

2、同步d锁存器（ ）。
    a、没有复位与置数功能
    b、使用时没有约束条件
    c、对电平敏感
    d、有数据锁存功能

3、4个（ ）加一个反相器可以构成同步信号（ ）电平有效的同步d锁存器。
    a、与非门，低有效
    b、或非门，高有效
    c、与非门，高有效
    d、或非门，低有效

4、同步rs锁存器与同步d锁存器都有空翻现象，例如若锁存器是同步信号高有效的，在同步信号低电平期间锁存器会受输入信号影响。

5、同步rs锁存器要正常使用，仍然有约束条件。

6.3 主从和边沿d触发器

1、如图所示电路符号中，触发器的数量有（ ）个。
    a、4
    b、3
    c、2
    d、1

2、主从d触发器因为主锁存器和从锁存器均对同步信号电平敏感，仍然有空翻现象。

3、触发器对时钟信号的边沿敏感。只在时钟信号由0变1，或由1变0的边沿到来前后接受信号。

6.4 其它功能触发器及应用

1、d触发器具有数据锁存功能，如果将输入d与端相连，也可以实现（ ）触发器的功能。
    a、rs
    b、t
    c、t'
    d、jk

2、以下哪些说法是错误的？
    a、触发器的特性方程只有在时钟信号有效边沿到来是成立。
    b、想让现态为0的jk触发器次态为1，必须使输入j与k全为高电平，才能让触发器由现态0翻转为次态1。
    c、想让现态为0的jk触发器次态仍为0，必须使输入j与k全为低电平，才能让触发器维持0态不变。
    d、j等于k时，jk触发器相当于一个d触发器。

3、t触发器每来一个时钟信号的有效边沿就翻转一次，（ ） 。
    a、可以用来对时钟信号的有效边沿做加（递增）计数。
    b、可以用来对时钟信号的有效边沿做减（递减）计数。
    c、输出矩形波的频率是时钟信号的两倍
    d、输出矩形波的频率是时钟信号的一半

4、t触发器的工作特性是：在t=1时，即使时钟信号的有效边沿到来，也仍然保持原态不变；t=0时，则在有效边沿到来时，翻转为与现态相反的次态。

第7章 时序逻辑电路的分析与设计

7.1~7.2 时序逻辑电路的分析

1、某时序电路的状态图存在两个循环，则其一定
    a、是同步电路
    b、是异步电路
    c、不能自启动
    d、能自启动

2、某时序电路由4个d触发器构成，其状态图中最多有 个状态构成循环。
    a、4
    b、8
    c、16
    d、无穷多

3、3个触发器构成的时序电路，各触发器的时钟各不相同，则该电路一定
    a、是同步电路
    b、是异步电路
    c、能自启动
    d、不能自启动

4、下列说法中正确的是：
    a、有效循环中的状态数比无效循环中的状态数多
    b、由7个状态构成的有效循环是7进制电路
    c、4个jk触发器构成的电路可能存在32个不同的状态
    d、8进制加计数器的q0端能够实现对时钟信号二分频

5、关于十进制加计数器的说法中，错误的有
    a、不存在无效状态
    b、其状态图应由10个状态构成循环
    c、一定是同步的
    d、不能由jk触发器构成

6、描述时序电路的功能时，应包括
    a、同步或异步
    b、能否自启动
    c、进位制
    d、计数规律

7、异步电路不具备自启动能力

8、n个触发器构成的电路最多有n个状态

7.3~7.4 时序逻辑电路的设计

1、设计56进制减计数器，至少需要 个d触发器
    a、5
    b、6
    c、56
    d、65

2、为了保证电路具备自启动能力，设计时序电路时，必须对电路进行
    a、状态简化
    b、状态编码
    c、校验
    d、逻辑化简

3、n个原始状态的隐含表是 × 的下三角表格。
    a、n×n
    b、n×（n-1）
    c、（n-1）×（n-1）
    d、（n 1）×（n 1）

4、设计时序逻辑电路的一般步骤有
    a、求原始状态图和原始状态表
    b、状态简化
    c、状态编码
    d、求触发器的驱动方程和输出方程

5、若使用jk触发器实现次态置1，则其jk可以是
    a、0，0
    b、1，0
    c、
    d、

6、若使用d触发器实现次态清零，则其d可以是
    a、0
    b、1
    c、
    d、

7、并非所有的设计命题都需要进行状态简化。

8、用d触发器设计时序电路的过程较jk触发器复杂。

9、状态编码时，对四条原则都必须一一满足。

第8章 常用时序逻辑器件

8.1 寄存器与移位寄存器

1、寄存器一般由 触发器构成。
    a、rs
    b、d
    c、jk
    d、t

2、n位移位寄存器每个cp周期，数据移动 位。
    a、1
    b、n-1
    c、n
    d、n 1

3、一个字节的数据需经 个cp周期才能全部串行输入至8位移位寄存器中。
    a、1
    b、4
    c、8
    d、16

4、16位数据全部并行从移位寄存器中输出需 个cp周期
    a、1
    b、8
    c、16
    d、32

5、可以用寄存器芯片实现移位寄存器功能

6、n位数据从移位寄存器中并行输入串行输出，其输入的时间和输出的时间是一样的。

8.2 计数器

1、某计数器的功能表（部分）如下： 则其清零方式为：
    a、同步（高有效）
    b、同步（低有效）
    c、异步（高有效）
    d、异步（低有效）

2、某计数器的功能表（部分）如下： 则其置数方式为：
    a、同步（低有效）
    b、同步（高有效）
    c、异步（高有效）
    d、异步（低有效）

3、某计数器的输入端接低电平，表明该计数器可能作 使用
    a、加计数器
    b、减计数器
    c、清零
    d、置数

4、使用时双时钟可逆计数器时，不用的时钟端应如何处理？
    a、接低电平
    b、接高电平
    c、无所谓
    d、悬空

5、下列芯片中属于十进制计数器的有：
    a、74162
    b、74290
    c、74193
    d、74138

6、可以用来设计减计数器的芯片有：
    a、74160
    b、74190
    c、74193
    d、74290

7、下列说法中正确的有
    a、n个触发器构成的计数器最多实现n进制
    b、n个触发器构成的计数器最多实现进制
    c、7490在构成十进制计数器用时，其cpa必须接qa
    d、7490在构成十进制计数器用时，其cpb必须接qa

8、所有计数器的清零方式都是一样的

9、74161的rco端仅在输出状态由1111变成0000时产生进位输出

10、计数器清零端的有效电平都是低电平

8.3~8.4 集成计数器应用

1、设计一个初始值为3的5进制加计数器，若选用异步置数的芯片，则采样值应该取
    a、3
    b、5
    c、7
    d、8

2、设计一个初始值为5的8进制加计数器，若选用同步置数的十进制芯片，则采样值应该取
    a、2
    b、5
    c、8
    d、10

3、采用反馈清零法设计m进制计数器时，芯片的abcd四个引脚
    a、必须同时接低电平
    b、必须全部接高电平
    c、可以接任意值或悬空
    d、必须接m的二进制值

4、采用反馈置零法设计m进制计数器时，芯片的abcd四个引脚
    a、必须同时接低电平
    b、必须同时接高电平
    c、可以接任意值或悬空
    d、必须接m的二进制值

5、设计初始值为3的5进制加计数器，可以使用
    a、74160
    b、74161
    c、74192
    d、74290

6、设计初始值为8的7进制加计数器，可以采用 （方法），选用 （芯片）
    a、反馈清零法，74160
    b、反馈置零法,74161
    c、反馈置n法，74160
    d、反馈置n法，74161

7、设计一个253进制加计数器，可以采取 方案
    a、至少两个74160芯片
    b、至少两个74161芯片
    c、至少三个74160芯片
    d、至少三个74161芯片

8、下列说法中错误的有：
    a、设计7进制加计数器时，其进位信号可直接从芯片的co端取
    b、置数端高电平有效时，采样值在状态图中一定会存在
    c、异步清零时，应采用与门采样
    d、采用反馈清零法时，芯片的abcd可以不接低电平

9、异步清零时，采样值在状态图中会存在

10、同步置数时，采样值在状态图中会存在

11、低电平清零时，应使用与门采样。

第9章 脉冲波形的产生与变换

9.1 555电路的内部结构与工作原理小测验

1、1、555定时器的名称来源于（）。
    a、内部有三个5k欧的电阻
    b、发明公司的名字
    c、知名香烟的名字
    d、随便起的名字

2、在默认情况下，与555定时器的2脚相比较的基准电压是（）。
    a、vcc/3
    b、2vcc/3
    c、0v
    d、vcc

3、在默认情况下，与555定时器的6脚相比较的基准电压是（）。
    a、2vcc/3
    b、vcc/3
    c、0v
    d、vcc

4、想改变555定时器内部两个比较器的基准电压，可以在（）外接其他电压源。
    a、4脚
    b、5脚
    c、3脚
    d、7脚

5、在默认情况下，当555定时器的2脚、6脚的输入电压分别是2vcc/3、vcc/3 时，电路的输出为（）。
    a、保持原来的状态不变
    b、高电平
    c、低电平
    d、vcc/2

6、6、在默认情况下，当555定时器的2脚、6脚的输入电压分别是0v、vcc 时，电路的输出为（）。
    a、高电平
    b、低电平
    c、不确定
    d、保持原来的状态

7、关于555定时器的内部放电管的状态，下列说法不正确的是（）。
    a、输出为高电平时，放电管截止
    b、输出为低电平时，放电管导通
    c、输出为高电平时，放电管导通
    d、输出保持不变时，放电管状态亦保持不变

8、在555定时器的5脚外接一个vcc/2的电压源，此时与2脚、6脚输入相比较的基准电压分别是（）。
    a、vcc/2、vcc/4
    b、vcc/6、vcc/3
    c、vcc/3、vcc/6
    d、vcc/4、vcc/2

9.2 施密特触发器小测验

1、下列关于施密特触发器说法中，不正确的是（）。
    a、输入从低电平到高电平增加过程中，输出发生改变时对应的输入电压值被称为正向阈值电压vt
    b、输入从高电平到低电平减少过程中，输出发生改变时对应的输入电压值记为负向阈值电压vt-
    c、正向阈值电压与负向阈值电压不相等
    d、回差电压的计算式为

2、把555定时器的2脚与6脚相连作为输入端，构成施密特触发器时，下列说法不正确的是（）
    a、默认情况下，正向阈值电压、负向阈值电压分别2vcc/3、vcc/3
    b、通过改变5脚的电压值，可以改变阈值电压、回差电压等参数
    c、输入一个三角波，输出一定是矩形波
    d、输入一个正弦波，输出可能是矩形波

3、如图所示的电路中，5脚所连的电容的作用是（）
    a、构成rc充放电电路
    b、消除干扰，稳定比较电压
    c、改变回差电压
    d、改变电路工作频率

4、如图所示的电路中，若vic=0.9vcc，下列说法不正确的是（）
    a、正向阈值电压是0.9vcc
    b、负向阈值电压是0.3vcc
    c、回差电压是0.45vcc
    d、这是一个反向输出施密特触发器

5、把一个正弦波输入下图所示的电路中，下列说法中不正确的是（）
    a、当输入大于2vcc/3时，输出为低电平
    b、当输入小于vcc/3时，输出为高电平
    c、改变正弦波的频率，输出的频率可能会随之改变
    d、对于电路输出的矩形波，其占空比是不能改变的

9.3 单稳态电路小测验

1、下列关于单稳态触发器的说法中，不正确的是（）。
    a、单稳态触发器有一个可长久保持的稳定状态
    b、单稳态触发器有一个不能长久保持的暂稳态
    c、在触发信号的作用下，单稳态触发器可以从稳定状态可以进入到暂稳态
    d、暂稳态的维持时间取决于触发信号的维持时间

2、下列关于单稳态触发器的说法中，正确的是（）。
    a、对于不可重复触发的单稳态触发器，触发信号只要作用一次，电路就报废了
    b、对于不可重复触发的单稳态触发器，其暂稳态期间不能响应新的触发信号
    c、对于可重复触发的单稳态触发器，其暂稳态期间不能响应新的触发信号
    d、对于可重复触发的单稳态触发器，第一次触发信号出现的时刻决定了暂稳态的结束时间

3、对于下图的电路，下列说法中不正确的是（）。
    a、当2脚的输入由高电平变成低电平时，电路进入暂稳态
    b、3脚输出高电平是电路的暂稳态
    c、暂稳态的维持时间约为0.7rc秒
    d、电路在暂稳态期间不能响应新的触发信号

4、对于下图的电路，下列说法中不正确的是（）。
    a、电路在暂稳态期间可以响应新的触发信号
    b、当输入出现下降沿时，电路的输出变成高电平
    c、当输入出现下降沿时，电容c开始充电，电路进入暂稳态
    d、电路的暂稳态维持时间与输入信号的大小无关

5、对于下图的电路，已知r=10k，c=91f，其暂稳态的维持时间约为（）秒。
    a、1
    b、0.1
    c、10
    d、0.01

6、对于下图的电路，已知r=14.3k，c=100f，为使其暂稳态维持时间约为1秒，可在5脚外接一个电压值为（）电压源。
    a、vcc/2
    b、vcc/3
    c、vcc/4
    d、vcc

9.4 多谐振荡器小测验

1、下列关于多谐振荡器的说法中，不正确的是（）。
    a、多谐振荡器没有稳定状态
    b、多谐振荡器一般无需输入信号触发，即可起振
    c、多谐振荡器可以把正弦波变换成矩形波
    d、多谐振荡器一般由开关电路和反馈延时环节组成

2、对于下图的电路，不正确的说法是（）。
    a、vcc可以通过r1、r2对电容c充电
    b、电容c可以通过r2对地放电
    c、电路的电源一接通，电路的输出就进入到了振荡周期
    d、vc近似于锯齿波，vo输出是矩形波

3、对于下图的电路，正确的说法是（）。
    a、vcc可以通过ra、rb对电容c充电
    b、电容c可以通过ra、rb对地放电
    c、输出矩形波的周期可以通过r2调节
    d、输出矩形波的占空比可以通过r2调节

4、对于下图的电路，最准确的说法是（）。
    a、这是一个施密特触发器
    b、这是一个多谐振荡器
    c、这是一个单稳态触发器
    d、这是一个电压比较器

5、对于下图的电路，已知r1=r2=10千欧，c=0.1微法，其输出信号的频率约为（）赫兹。
    a、5
    b、0.5
    c、50
    d、500

9.5 555电路的其他应用小测验

1、对于下图的电路，说法正确的有（）。
    a、左边的555定时器构成单稳态触发器，右边的555定时器构成多谐振荡器
    b、右边的555定时器构成单稳态触发器，左边的555定时器构成多谐振荡器
    c、调节r2可以改变最终输出的频率
    d、调节r2可以改变最终输出的脉冲宽度

2、对于下图的电路，说法正确的有（）。
    a、当常闭开关s断开时，右边的喇叭不会立刻发出声音。
    b、当常闭开关s断开时，g1门的输出要等大约11秒后才变为高电平
    c、当常闭开关s断开时，g1门的输出要等大约40秒后才变为高电平
    d、右边的555定时器构成了一个多谐振荡器

3、关于下图的说法，正确的有（）。
    a、这是一个多谐振荡器
    b、当vi增加时，输出信号的频率下降
    c、当vi增加时，输出信号的频率上升
    d、这是一个单稳态电路

4、对于下图的电路，说法正确的有（）。
    a、常闭开关s断开后，输出要等1.1rc秒左右才会变成高电平
    b、常闭开关s断开后，输出要等0.7rc秒左右才会变成高电平
    c、常闭开关s闭合时，2脚和6脚的电压约等于vcc
    d、常闭开关s闭合时，2脚和6脚的电压约等于0v

第10章 半导体存储器

10.1 存储器概述

1、存储器读写速度由快到慢是下面哪一选项（ ）？
    a、cd-rom、ram、rom、floopy disk
    b、floopy disk、ram、rom、cd-rom
    c、ram、rom、cd-rom、floopy disk
    d、rom、ram、cd-rom、floopy disk

2、计算机的内存储器比外存储器（）。
    a、存储容量大
    b、速度快
    c、便宜
    d、集成度低

3、在微机系统中，存储容量为1mb指的是（）。
    a、1024x1024个字
    b、1000x1000个字
    c、1000x1000个字节
    d、1024x1024个字节

4、下列有关存储器的集中说法中，正确的是（）。
    a、外存的容量一般比内存大
    b、外存的存取速度一般比内存慢
    c、外存与内存都可以用于存放程序与数据
    d、外存与内存都可以与cpu直接进行数据交换

5、计算机存储器是一种记忆部件。

6、断电后，ram中所存的数据将全部丢失，即具有（ ）性；而rom中的数据可以长久保存。

10.2 rom和ram的存储器单元

1、在下列四个选项中选出不属于时序电路的数字器件。
    a、移位寄存器
    b、只读存储器
    c、触发器
    d、加计数器

2、下面关于随机存取存储器中静态ram和动态ram的叙述中，正确的是（ ）。
    a、dram的集成度高且成本高，常做cache用。
    b、静态ram(sram)集成度低，但存取速度快且无须刷新。
    c、dram的存取速度比sram快。
    d、sram中存储的数据断电后不会丢失。

3、下面关于随机存取存储器(ram)的叙述中，正确的是（）。
    a、ram分静态ram(sram)和动态ram(dram)两大类。
    b、sram的集成度比dram高。
    c、dram的存取速度比sram快。
    d、dram中存储的数据无须刷新。

4、当存放在外存中的程序和数据需要处理时，必须将它们读入______。
    a、运算器
    b、内存储器
    c、外存储器
    d、控制器

5、存储器中最小的存储单元可能是（）。
    a、双稳态电路
    b、电阻加电容
    c、二极管
    d、三极管

6、下面关于rom与ram存储单元的说法正确的有（）。
    a、rom的存储单元是组合电路，ram的存储单元是时序电路。
    b、ram存储单元中存储的数据掉电不易失，rom存储单元中存储的数据掉电易失。
    c、动态ram存储单元的结构比静态ram简单，所以集成度高。
    d、ram工作起来需要不停地刷新数据。

7、只读存储器rom能存储二进制数据，所以具有记忆功能，属于时序电路。

8、一个存储容量为128x8bit的存储器，存储矩阵有（ ）个最小存储单元。

10.3 存储器的容量扩展与应用

1、需要多少片容量为16kx1位的存储器芯片，才能构成一个64kx8位的存储系统?
    a、4
    b、16
    c、32
    d、64

2、用rom实现逻辑函数，其本质和数据选择器实现函数类似，都是利用lut，即（ ）。
    a、查找表
    b、真值表
    c、功能表
    d、状态转换表

3、基本的随机存取存储器ram由（ ）、地址译码器与输入输出电路控制三部分组成。
    a、存储矩阵
    b、充放电回路
    c、电容
    d、计数器

4、存储系统存储容量的扩展有：
    a、字数的扩展
    b、字长的扩展
    c、存储矩阵的扩展
    d、字数与字长的扩展

5、存储系统的寻址包括两部分工作，一部分是片外寻址，一部分是片内寻址。其中片外寻址往往通过用唯一地址译码器的输出端控制存储芯片的片选端来实现。

6、随机存取存储器的输入、输出控制线信号主要包括读写控制信号、（ ）和输出使能三种。

第11章 数模与模数转换器

11.3 adc与dac的原理及其应用小测验

1、在下面几种常用转换机制的模数转换器中，（）的速度最快。
    a、四舍五入机制
    b、并行比较机制
    c、逐次逼近机制
    d、双积分机制

2、在下面几种常用转换机制的模数转换器中，（）的精度最高。
    a、逐次逼近
    b、双积分
    c、四舍五入
    d、并行比较

3、最常用的将模拟信号转换为数字信号的方法有（）。
    a、四舍五入法
    b、逐次逼近法
    c、双积分法
    d、并行比较法

4、adc和dac的分辨率在数值上是两个相邻数字量所对应的模拟电压之差。

5、某电压信号在0~5v范围内波动。若要求a/d转换后的信号分辨率不低于0.0025v，则该adc至少为（）位。

6、对于一个8位的dac，若最小输出电压增量为0.02v，当输入代码为01001101时，输出电压v=（）伏。

7、一个8位的dac在输入的数字量是（a8）h时，输出电压为1.68v，则它的最小电压增量为（）v。

期中考试2021

期中考试2021

1、十六进制数26.8对应的十进制数是
    a、26.8
    b、38.5
    c、32.6
    d、38.8
    e、22.5
    f、98.5

2、十进制数78.5对应的八进制数是
    a、4e.8
    b、116.5
    c、116.4
    d、170.5
    e、170.4
    f、72.4

3、二进制数10111.101对应的十进制数是
    a、23.5
    b、29.5
    c、23.625
    d、29.625
    e、23.75
    f、29.75

4、二进制数10111.101对应的十六进制数是
    a、17.a
    b、17.5
    c、c1.a
    d、c1.5
    e、23.5
    f、53.5

5、八进制数35.7对应的十六进制数是
    a、29.875
    b、1d.7
    c、e1.7
    d、1d.e
    e、e1.e
    f、29.e

6、二进制数10111.011对应的8421bcd码是
    a、0010_0011.0110
    b、0010_0011.0011_0111_0101
    c、0001_0111.0011
    d、0010_0111.1100
    e、17.c
    f、23.375

7、逻辑函数真值表输出栏中有几个1
    a、3
    b、8
    c、4
    d、5
    e、6
    f、7

8、将逻辑函数化简为最简与或表达式时，卡诺图中需作几个圈
    a、1
    b、2
    c、3
    d、4
    e、5
    f、6

9、4选1数选有几个数据输入端和几个地址输入端
    a、4,1
    b、1,4
    c、4,2
    d、2,4
    e、3,8
    f、8,3

10、3-8线译码器有几个地址输入端和几个使能输入端
    a、3,8
    b、2,4
    c、8,3
    d、3,3
    e、3,1
    f、3,2

11、将若干个二极管用共阳极接法连接后，可实现什么逻辑关系
    a、与
    b、或
    c、非
    d、与非
    e、或非
    f、异或

12、将若干个二极管用共阴极接法连接后，可实现什么逻辑关系
    a、与
    b、或
    c、非
    d、与非
    e、或非
    f、异或

13、同一逻辑函数的任意两个最小项相与的结果必然是
    a、0
    b、1
    c、其反函数
    d、其对偶式
    e、消去一个变量
    f、消去两个变量

14、四变量逻辑函数的卡诺图有多少个小方格
    a、4
    b、8
    c、16
    d、32
    e、40
    f、不能确定

15、用8选1数选实现3变量逻辑函数时，需要与什么门配合完成。
    a、与门或与非门
    b、非门
    c、异或门
    d、不需要任何门
    e、或门或或非门
    f、同或门

16、共阳极译码驱动芯片（7447）驱动共阴极数码管（sm4205）时
    a、输入0001，显示e
    b、输入0001，显示1
    c、输入1000，显示8
    d、输入0111，显示9
    e、输入0011，显示1（位置偏移）
    f、无论输入什么，数码管都不亮

17、
    a、
    b、
    c、
    d、
    e、

18、
    a、
    b、
    c、
    d、

19、
    a、
    b、
    c、
    d、
    e、

20、
    a、
    b、
    c、
    d、
    e、
    f、

21、
    a、
    b、
    c、
    d、

22、
    a、
    b、
    c、
    d、

23、
    a、
    b、
    c、
    d、

24、比8421bcd码：1000_0101.0110表示的数大的有：
    a、十六进制数55.a
    b、十进制数85.3
    c、八进制数124.7
    d、二进制数1010110.1
    e、8421bcd码表示的1000_0101.0010
    f、十六进制数4c.d

25、与4变量逻辑函数的最小项m7逻辑相邻的有
    a、m5
    b、m6
    c、m8
    d、m3
    e、m15
    f、m11

26、将此卡诺图表示的逻辑函数化简为最简与或表达式。
    a、
    b、
    c、
    d、

27、求逻辑函数的反函数时，需要
    a、原变量换成反变量
    b、反变量换成原变量
    c、与换成或
    d、或换成与
    e、0换成1
    f、1换成0

28、求逻辑函数的对偶式时，需要将：
    a、原变量换成反变量
    b、反变量换成原变量
    c、与换成或
    d、或换成与
    e、0换成1
    f、1换成0

29、实现逻辑函数，可以使用（不考虑实际芯片和成本问题）：
    a、一个3-8线译码器配合一个五输入与非门
    b、一个3-8线译码器配合一个六输入与非门
    c、一个3-8线译码器配合一个三输入与门
    d、一个3-8线译码器配合一个五输入与门
    e、仅用一个3-8线译码器即可
    f、仅用一个8选1数选即可

30、逻辑电路功能如图（a）所示，试用8选1数据选择器实现之。
    a、d1、d3和d7接逻辑1，其余接逻辑0，从y输出
    b、d4、d5和d7接逻辑1，其余接逻辑0，从y输出
    c、d1、d3和d7接逻辑1，其余接逻辑0，从w输出
    d、d4、d5和d7接逻辑0，其余接逻辑1，从w输出
    e、d4、d5和d7接逻辑1，其余接逻辑0，从w输出
    f、d4、d5和d7接逻辑0，其余接逻辑1，从y输出

31、tsg三态门有多种输出状态，它们可能是：
    a、高电平
    b、低电平
    c、高阻态
    d、导通
    e、截止
    f、放大

32、实现任意的4变量逻辑函数，可以选择：
    a、四位数值比较器配合逻辑门
    b、4-16线译码器配合逻辑门
    c、16选1数据选择器
    d、8选1数据选择器配合逻辑门
    e、四位全加器配合逻辑门
    f、16-4线编码器

33、逻辑函数的表达方式中，具有唯一性的有：
    a、真值表
    b、逻辑函数表达式
    c、最小项表达式
    d、卡诺图
    e、逻辑图
    f、输入确定的输出波形图

34、下列关于传输门的说法中，错误的有：
    a、传输门只能传输数字信号
    b、传输门只能单向传输
    c、传输门可以传输模拟信号
    d、传输门是由三极管构成的
    e、传输门的两个栅极接在一起
    f、传输门的两个栅极接互补的信号

35、下列关于od门的说法中正确的有：
    a、od门具有高阻态
    b、od门不能实现“线与”
    c、od门可以实现“线与”
    d、od门输出必须上拉电阻
    e、od门输出必须下拉电阻
    f、od门没有高阻态

36、下列关于mos管的说法中，正确的有：
    a、pmos管：高电平输入导通，低电平输入截止
    b、nmos管：高电平输入导通，低电平输入截止
    c、pmos管：高电平输入截止，低电平输入导通
    d、nmos管：高电平输入截止，低电平输入导通
    e、nmos和pmos管，都是高电平输入导通，低电平输入截止
    f、nmos和pmos管，都是高电平输入截止，低电平输入导通

37、求两个多位二进制数的最大值，需要：
    a、编码器
    b、译码器
    c、数值比较器
    d、数据选择器
    e、数据分配器
    f、全加器

38、基本逻辑运算有：
    a、与
    b、与非
    c、或
    d、或非
    e、非
    f、异或

39、与表达式逻辑功能完全一致的有：
    a、
    b、
    c、
    d、
    e、
    f、

40、某学院有84个自然班，每一个需设置一个唯一的二进制识别码，可行的编码有
    a、6位码
    b、7位码
    c、8位码
    d、与编码的位数无关
    e、一定存在多余的无效编码
    f、一定不存在多余的无效编码

41、某校有25个学院，每个学院有6~7个年级不等，每个年级有2~9个班不等，若对这些班级进行二进制编码，下列说法中正确的有:
    a、学院编码至少需要4位
    b、学院编码至少需要5位
    c、年级编码至少需要3位
    d、年级编码至少需要6位
    e、班级编码至少需要1位
    f、班级编码至少需要4位

42、驱动16×8像素的点阵式显示器，可以使用（不考虑电路的复杂程度和成本）：
    a、一个4-16线译码器和一个3-8线译码器
    b、一个16选1数选和一个8选1数选
    c、一个16-4线编码器和一个8-3线编码器
    d、两个4位全加器
    e、两个3-8线译码器
    f、两个4-16线译码器

43、3-8线译码器（74138，输出低电平有效）作为数据分配器使用时，下列说法中正确的有：
    a、输出通道号与待分配的数据无关，取决于地址最小项
    b、任意时刻，最多只有一个输出通道有数据输出
    c、每个输出通道都有数据输出
    d、数据从高有效的使能端输入时，输出端分配到数据的反码
    e、数据从低有效的使能端输入时，输出端分配到数据的反码
    f、数据从低有效的使能端输入时，输出端分配到数据的原码

44、下列选项中，不是4变量逻辑函数f(a,b,c,d)的最小项的有
    a、
    b、
    c、
    d、
    e、
    f、

45、与逻辑函数具有相同逻辑功能的有
    a、
    b、
    c、
    d、
    e、

46、 以下是化简过程中的填图、最简与或表达式，选出其中正确的
    a、
    b、
    c、
    d、

47、
    a、
    b、
    c、
    d、
    e、

48、
    a、当b=0，c=d=1时，a变量发生变化时，电路将发生竞争冒险现象。
    b、当b=c=d=1时，a变量发生变化时，电路将发生竞争冒险现象。
    c、当a=0，c=0，d=1时，b变量发生变化时，电路将发生竞争冒险现象。
    d、当a=1，c=0，d=1时，b变量发生变化时，电路将发生竞争冒险现象。
    e、当a=0，b=d=1，或者当a= x，b=1，d=0时，c变量发生变化时，电路将发生竞争冒险现象。
    f、当a=1，b=1，c=1时，d变量发生变化时，电路将发生竞争冒险现象。
    g、a=0，b=x，c=1时，d变量发生变化时，电路将发生竞争冒险现象。

49、常用于设计一般组合逻辑电路的集成电路有：
    a、编码器
    b、译码器
    c、数据分配器
    d、数据选择器
    e、加法器
    f、数值比较器

50、下面芯片中用于加法器的是
    a、74hc42
    b、74hc148
    c、74hc183
    d、74ls147
    e、74hc138
    f、74ls283

51、6变量逻辑函数有12个最小项。

52、5变量逻辑函数的真值表应有25行。

53、

54、与非运算的规则是“有0出1，全1为0”

55、译码器一般有路输入和n路输出

56、优先编码器允许多个输入信号同时有效，但其输出仅响应一个输入信号。

57、3变量逻辑函数的最小项m5和m6是逻辑相邻的

58、4个相邻的最小项一定可以合并，并且消去两个变量

59、6个相邻的最小项一定不能合并成1项。

60、利用卡诺图化简逻辑函数时，应优先作尽可能大的圈。

61、利用卡诺图化简逻辑函数时，作圈的总数应尽可能的多。

62、利用卡诺图化简逻辑函数时，无关项应看作0处理。

63、3变量逻辑函数的卡诺图中，与m3逻辑相邻的只有m2和m4

64、4变量逻辑函数不能用8选1数选实现。

65、连续2018个逻辑1相异或的结果为0

66、普通编码器的2个或2个以上的输入同时为有效信号时，输出将出现错误编码。对吗？

67、当2个或2个以上的输入同时为有效信号时，优先编码器将只对优先级别高的输入进行编码。对吗？

68、优先编码器不可以代替普通编码器，普通编码器能代替优先编码器。

69、与4变量逻辑函数的最小项m5逻辑相邻的最小项有m1、m4、m7和m 。

70、原变量与 （请填数字）异或的结果是反变量。

71、八进制数35.6对应的十六进制数是 。（不需加括号和后缀h）

72、若a b=1，且ab=0，则变量a和b 。（限填两字）

73、半加器只计算本地的被加数和加数相加，不计算 。（填写汉字）

74、判断两个一位二进制数是否相等，可以使用 门。

75、逻辑函数f=a bc的卡诺图中有 个1（填写阿拉伯数字）

76、逻辑函数的真值表行数与 变量的个数有关。

77、在原函数的卡诺图中圈0，可以直接得到 的与或表达式。

78、正逻辑的与非门等价于负逻辑的 门。

79、仅使用与非门设计逻辑函数时，必须将表达式变换为 形式。

80、7人表决器（少数服从多数）电路的最简与或表达式有 （请填阿拉伯数字）个与项。

81、同一逻辑函数的所有最小项之“和”必然是 （请填数字）。

82、4变量逻辑函数的最小项表达式中有6项，优先选择4-16线译码器和 门实现。

83、实现至少需要 （请填阿拉伯数字）个二输入端与非门。

84、十进制数35.7转换为八进制数是 （要求保留2位小数，不加后缀o和括号）

85、将化简为最简与或式后，表达式共有 （请填阿拉伯数字）个与项。

86、某4变量逻辑函数的卡诺图中有9个1，化简成最简与或表达式后，最多有 （请填阿拉伯数字）个与项。

87、某4变量逻辑函数的卡诺图中有9个1，化简成最简与或表达式后，最少有 （请填阿拉伯数字）个与项。

88、逻辑函数是否存在竞争冒险。 （填“存在”或“不存在”）

89、逻辑函数是否存在竞争冒险。 （填“存在”或“不存在”）

90、将逻辑函数化简为最简与或表达式后，剩余 （请填阿拉伯数字）个与项。

91、74hc153是_____。（全加器、半加器、数据分配器、编码器、数据选择器、数值比较器、译码器、全减器）

92、74ls48是_____。（全加器、半加器、数据分配器、编码器、数据选择器、数值比较器、译码器、全减器）

期末考试20200710

期末考试

1、下列电路中，不是时序逻辑电路的是（）。
    a、编码器
    b、数据选择器
    c、ram
    d、jk触发器
    e、移位寄存器
    f、计数器

2、对于由与非门构成的基本sr锁存器，若r和s同时等于0，则其输出q等于（ ）。
    a、1
    b、0
    c、0和1都有可能
    d、介于高电平和低电平之间
    e、无法确定

3、使用由或非门组成的基本sr锁存器时，必须遵循约束条件（ ）。
    a、s和r不能同时为1
    b、s和r不能同时为0
    c、s或者r至少有一个等于0
    d、s或者r至少有一个等于1
    e、r s=1
    f、r s=0

4、对于jk触发器，若j=k，则可以实现（）触发器的功能。
    a、t
    b、d
    c、sr
    d、t'

5、用d触发器实现t触发器，其方框内的门电路是( )。
    a、同或
    b、异或
    c、与非
    d、或非
    e、或
    f、与

6、米利型时序逻辑电路的输出（ ）。
    a、与输入信号和内部状态都有关
    b、与输入信号和内部状态都无关
    c、只和内部状态有关
    d、只和输入信号有关

7、如图所示的ttl电路中，jk触发器的j、k全部悬空。若当前触发器的状态q3q2q1为100，则在1个周期的时钟信号cp作用后，触发器的状态q3q2q1是（）。
    a、011
    b、110
    c、101
    d、100
    e、010
    f、001

8、1个1024bit的ram，其输出为y1、y2，则其地址为（ ）。
    a、
    b、
    c、
    d、

9、在使用多片ram芯片进行字扩展时，一般会用到（）。
    a、译码器
    b、数据选择器
    c、计数器
    d、编码器
    e、移位寄存器

10、半导体存储器从存、取功能上看可以分为两大类，即（）。
    a、ram和rom
    b、prom和rom
    c、sram和dram
    d、rom和eprom
    e、ram和prom

11、某时序逻辑电路的状态图如下图所示（箭头标注中分子是输入、分母是输出）。其中互为等价状态的是（）。
    a、s2和s3
    b、s2和s0
    c、s3和s0
    d、没有等价状态
    e、s0和s1
    f、s3和s1

12、单稳态触发器正常工作时，输出的暂稳态脉冲宽度取决于（）。
    a、触发脉冲的宽度
    b、触发脉冲的幅度
    c、触发脉冲的触发时刻
    d、电路本身的电阻、电容值

13、利用（）电路可以将边沿变化缓慢的信号变换成边沿陡峭的矩形脉冲信号。
    a、施密特触发器
    b、多谐振荡器
    c、单稳态触发器
    d、移位寄存器
    e、反相器（非门）
    f、jk触发器

14、施密特触发器的特点是（）。
    a、具有记忆功能。
    b、具有负反馈作用。
    c、有两个可以自行保持的稳定状态。
    d、输入上升和下降过程中的阈值电压不同。
    e、有一个稳态和一个暂稳态。

15、在下列电路中，振荡频率最稳定的是（）。
    a、cmos门电路构成的多谐振荡器
    b、555定时器构成的多谐振荡器
    c、施密特触发器构成的多谐振荡器
    d、单稳态触发器构成的多谐振荡器
    e、石英晶体振荡器

16、在使用555定时器时，其5脚一般会通过一个电容接地，这样做的目的是（）。
    a、消除干扰
    b、利用该电容进行充放电
    c、利用该电容进行补偿
    d、该电容可以提高电路的带负载能力
    e、作为容性负载

17、用555定时器实现施密特触发器时，若其5脚外接一个10v的电压源，则回差电压是（）。
    a、10v
    b、5v
    c、2.5v
    d、2vcc/3
    e、vcc/3

18、对于下图所示的555电路，其输出波形的占空比变化范围是（）。
    a、52.2%～92.3%
    b、33%～66%
    c、33%～92.3%
    d、33%～52.2%
    e、7.7%～47.8%
    f、47.8%～66%

19、adc和dac的分辨率在数值上是两个相邻数字量所对应的模拟电压之（）。
    a、差
    b、和
    c、积
    d、商
    e、积分
    f、微分

20、在常用的将模拟信号转换成数字信号的电路中，精度最高的是（）。
    a、双积分转换器
    b、逐次比较型转换器
    c、并行比较型转换器
    d、权电流转换器
    e、权电阻转换器
    f、倒t型电阻网络转换器

21、为了把串行输入的数据转换为并行输出的数据，可以使用（ ）。
    a、移位寄存器
    b、计数器
    c、施密特触发器
    d、单稳态触发器

22、如下图所示，已知一个电路的输入和输出波形，该电路有可能是（ ）。
    a、计数器
    b、移位寄存器
    c、单稳态触发器
    d、施密特触发器
    e、多谐振荡器

23、请将十进制数20200710用8421bcd码表示。
    a、（0010 0000 0010 0000.0000 0111 0001 0000）
    b、（0010 0000 0010 0000.0000 1010 0001 0000）
    c、（0010 0000 0010 0000.0000 1101 0001 0000）
    d、（0101 0011 0101 0011.0011 1010 0100 0011）

24、请将十进制数20200710用5421bcd码表示。
    a、（0010 0000 0010 0000.0000 0111 0001 0000）
    b、（0010 0000 0010 0000.0000 1010 0001 0000）
    c、（0010 0000 0010 0000.0000 1101 0001 0000）
    d、（0101 0011 0101 0011.0011 1010 0100 0011）

25、请将十进制数20200710用2421bcd码表示。
    a、（0010 0000 0010 0000.0000 0111 0001 0000）
    b、（0010 0000 0010 0000.0000 1010 0001 0000）
    c、（0010 0000 0010 0000.0000 1101 0001 0000）
    d、（0101 0011 0101 0011.0011 1010 0100 0011）

26、请将十进制数20200710用余三码表示。
    a、（0010 0000 0010 0000.0000 0111 0001 0000）
    b、（0010 0000 0010 0000.0000 1010 0001 0000
    c、（0010 0000 0010 0000.0000 1101 0001 0000）
    d、（0101 0011 0101 0011.0011 1010 0100 0011）

27、十进制数32.75对应的十六进制数是（ ）。
    a、20.3
    b、20.6
    c、80.c
    d、20.c

28、十进制数2020对应的十六进制数是（ ）。
    a、4d7
    b、7d4
    c、4e7
    d、7e4

29、二进制补码11110对应的十进制数是（ ）（5位二进制数表示补码时，最高位是符号位，正号为0，负号为1。后4位表示数码。）
    a、-2
    b、-14
    c、2
    d、14

30、下列四个数中与十进制数（163）d 不相等的是（）。
    a、（a3）h
    b、（10100011）b
    c、（000101100011）8421bcd
    d、（100100011）o

31、在下图中，异或门是图 。
    a、a
    b、b
    c、c
    d、d
    e、e
    f、f
    g、g

32、
    a、
    b、
    c、
    d、
    e、

33、
    a、
    b、
    c、
    d、
    e、
    f、

34、
    a、
    b、
    c、
    d、

35、
    a、
    b、
    c、
    d、

36、
    a、
    b、1
    c、ab
    d、0
    e、a

37、
    a、
    b、
    c、
    d、

38、
    a、825ω
    b、850ω
    c、1.25kω
    d、675ω

39、
    a、2
    b、4
    c、1
    d、3

40、
    a、
    b、
    c、
    d、

41、
    a、(0,2,4,5,7)
    b、(0,3,4,5,6)
    c、(0,3,4,5,7)
    d、(0,2,4,5,6)

42、
    a、
    b、
    c、
    d、

43、
    a、
    b、
    c、
    d、

44、
    a、
    b、
    c、
    d、

45、l=ab c的对偶式为（ ）。
    a、a bc
    b、(a b)c
    c、a b c
    d、abc

46、
    a、y=c
    b、y=abc
    c、y=ab c
    d、

47、
    a、ab
    b、a b
    c、
    d、

48、
    a、
    b、
    c、
    d、

49、
    a、
    b、
    c、
    d、

50、
    a、a
    b、b
    c、c
    d、d

51、
    a、
    b、
    c、
    d、

52、
    a、与门
    b、或门
    c、或非
    d、与非

53、
    a、与
    b、或
    c、与非
    d、或非

54、
    a、同或
    b、异或
    c、与非
    d、或非

55、
    a、
    b、
    c、
    d、

56、若干个三态门的输出端直接用导线相连，在（ ）条件下，能够实现“线与”功能。
    a、任意时刻，至少有一个三态门有输出，其他高阻
    b、任意时刻，至多有一个三态门有输出，其他高阻
    c、任意条件均可
    d、任意条件均不可

57、如图所示，图中为ttl反相器电路，输入信号高、低电平分别为3.4v和0.2v，各晶体管及二极管导通电压为0.7v。 vi为高电平时，三极管工作状态为：t1：
    a、倒置放大状态
    b、导通
    c、截止
    d、饱和

58、如图所示，图中为ttl反相器电路，输入信号高、低电平分别为3.4v和0.2v，各晶体管及二极管导通电压为0.7v。 vi为高电平时，t2 三极管工作状态为 。
    a、倒置放大状态
    b、导通
    c、截止
    d、饱和

59、如图所示，图中为ttl反相器电路，输入信号高、低电平分别为3.4v和0.2v，各晶体管及二极管导通电压为0.7v。 vi为高电平时，t3 三极管工作状态为 。
    a、倒置放大状态
    b、导通
    c、截止
    d、饱和

60、如图所示，图中为ttl反相器电路，输入信号高、低电平分别为3.4v和0.2v，各晶体管及二极管导通电压为0.7v。 vi为高电平时，t4三极管工作状态为 。
    a、倒置放大状态
    b、导通
    c、截止
    d、饱和

61、能够实现线与功能的是（ ）。
    a、ttl与非门
    b、集电极开路门
    c、三态逻辑门
    d、cmos逻辑门

62、对cmos与非门电路，多余输入端的正确处理方法为（ ）。
    a、通过大电阻接地
    b、悬空
    c、通过小电阻接地
    d、通过电阻接vdd

63、
    a、
    b、
    c、
    d、

64、试写出图示电路的逻辑表达式
    a、
    b、
    c、
    d、

65、组合逻辑电路中的竞争冒险是由______引起的。
    a、触发器的延时
    b、最大项
    c、门电路的延时
    d、最小项

66、
    a、
    b、
    c、
    d、

67、
    a、
    b、
    c、
    d、

68、
    a、
    b、
    c、
    d、

69、
    a、
    b、
    c、
    d、

70、32位输入的二进制编码器的输出端有（ ）位。
    a、4
    b、5
    c、256
    d、6

71、
    a、图1
    b、图2
    c、图3
    d、图4

72、4位超前进位二进制加法器74283，不可能实现的逻辑功能是( )。
    a、加法
    b、分频
    c、将8421bcd码转换为余3码
    d、减法

73、
    a、译码器
    b、四选一数据选择器
    c、全加器
    d、数值比较器

74、
    a、a
    b、b
    c、c
    d、d

75、
    a、
    b、
    c、
    d、

76、用8选1数据选择器74ls151产生三变量多数表决器
    a、
    b、
    c、
    d、

77、
    a、out=6in 11
    b、out=4in 11
    c、out=2in 9
    d、out=8in 11

78、
    a、
    b、
    c、
    d、

79、
    a、11111011
    b、11110111
    c、11111111
    d、11101111

80、
    a、
    b、
    c、
    d、

81、
    a、表决器
    b、全加器
    c、全减器
    d、奇偶校验器

82、
    a、或非
    b、与非
    c、异或
    d、同或

83、
    a、j=k=0
    b、j=k=1
    c、j=0 k=1
    d、j=1 k=0

84、
    a、rs
    b、jk
    c、t
    d、t'

85、
    a、
    b、
    c、
    d、

86、下列触发器中，没有约束条件的是（ ）。
    a、基本rs触发器
    b、主从rs触发器
    c、同步rs触发器
    d、边沿d触发器

87、
    a、2
    b、4
    c、6
    d、8

88、
    a、
    b、
    c、
    d、

89、时序逻辑电路如图所示，下面说法正确的是：
    a、具有自启动功能的异步6进制递增计数器
    b、具有自启动功能的异步6进制递减计数器
    c、具有自启动功能的异步7进制递减计数器
    d、具有自启动功能的异步5进制递减计数器
    e、具有自启动功能的异步8进制递增计数器

90、
    a、m=10
    b、m=13
    c、m=12
    d、m=11

91、某移位寄存器的时钟脉冲为100khz，欲将存放在寄存器中的数左移8位，完成该操作需要多少时间？
    a、10us
    b、80us
    c、100us
    d、80ms

92、
    a、101 or 110 or 011
    b、111
    c、001 or 010 or 100
    d、100 or 001 or 010

93、
    a、四进制
    b、五进制
    c、十进制
    d、十二进制

94、如果一个十六进制计数器的计数在(79ff)h的基础上增1，则应显示（ ）。
    a、8000
    b、7a00
    c、7900
    d、8a00

95、
    a、12，20%
    b、7，30%
    c、10，50%
    d、14， 50%

96、
    a、12ns
    b、24ns
    c、48ns
    d、36ns

97、
    a、010
    b、001
    c、011
    d、100

98、
    a、9
    b、10
    c、11
    d、12

99、8个触发器构成的计数器可能的最大计数模值为（ ）
    a、8
    b、
    c、
    d、16

100、
    a、5
    b、7
    c、2
    d、0

101、
    a、5
    b、1
    c、2
    d、0

102、
    a、5
    b、6
    c、7
    d、8

103、若要将频率为16khz的时钟脉冲分频为2hz最少需要 个触发器。
    a、2
    b、3
    c、4
    d、8
    e、12
    f、14
    g、13

104、下列哪个电路不是时序逻辑电路（ ）。
    a、计数器
    b、寄存器
    c、译码器
    d、触发器

105、
    a、16和15
    b、10和9
    c、8和7
    d、9和8

106、为了能正确应用移位寄存器74xx194，小明到芯片厂商的官方网站上下载了它的数据手册，数据手册上给出了truth table描述其逻辑功能，根据truth table，下面哪些说法是错误的
    a、当clear为逻辑0时， 其功能是qaqbqcqd清零 。
    b、当时钟下沿到来时，工作模式正确时，移位寄存器74xx194，实现移位功能
    c、当时钟上沿到来时，工作模式正确时，移位寄存器74xx194，实现移位功能
    d、left是左移控制端，当left=h时，实现左移
    e、right是右移控制端，当right=l时，实现右移
    f、74xx194的数据并行置数端是a、b、c、d
    g、当s1=s0=0时，该芯片保持原态不变
    h、当s1=s0=1时，该芯片实现同步并行置数
    i、当s1=s0=1时，该芯片实现异步并行置数

107、一个存储容量为2g*16的存储器，其地址线和数据线分别是多少根？
    a、30、16
    b、22、16
    c、22、8
    d、31、16

108、用4k×4位存储器芯片扩展设计成16k×8位存储系统， 需要的地址线根数和4k×4位芯片数目正确的是选项（ ）。
    a、地址线13，芯片数6　
    b、地址线14，芯片数8
    c、地址线14，芯片数4
    d、地址线12，芯片数4

109、在使用译码器对ram芯片进行扩展时，不能在各存储芯片间并行连接的信号是（ ）。
    a、读写信号
    b、输出/输入数据信号
    c、低位地址信号
    d、用于扩展的译码器输出信号

110、某存储器芯片的容量为16kb，其地址线和数据线分别为（ ）根。
    a、18和2
    b、16和8
    c、14和8
    d、16和4

111、128k*8的存储系统，需要的地址线和数据线的根数分别是（ ）
    a、15， 8
    b、128， 8
    c、64， 4
    d、8 ， 15

112、
    a、16
    b、64
    c、128
    d、256

113、如果一片ram有20根地址线，16位并行的数据输入/输出接口， 该ram的容量为 bit。
    a、16mbit
    b、16kbit
    c、320kbit
    d、32mbit

114、寻址容量为16k×8的ram需要（ ）根地址线。
    a、4
    b、8
    c、14
    d、16

115、一个rom共有10根地址线，8根位线（数据输出线），则其存储容量为 。
    a、10×8
    b、
    c、
    d、

116、利用（ ）片存储容量为512k×8的存储器可以扩展出容量为32m位的存储器来。若该存储器字长被扩展为16，则地址线有（ ）根。
    a、8、21
    b、4，20
    c、32、16
    d、16、25

117、
    a、52.2%
    b、50 %
    c、92.3%
    d、41.2%

118、多谐振荡器可以产生（ ）
    a、矩形波
    b、正弦波
    c、三角波
    d、锯齿波

119、
    a、1.9khz, 0.6
    b、10hz, 0.5
    c、20khz，0.4
    d、10khz, 0.3

120、
    a、单稳态触发器， 多谐振荡器
    b、多谐振荡器， 施密特触发器
    c、多谐振荡器， 单稳态触发器
    d、施密特触发器， 单稳态触发器

121、
    a、
    b、
    c、
    d、

122、
    a、施密特触发器
    b、反相器
    c、单稳态触发器
    d、jk触发器

123、利用定时器555可以实现（ ）。
    a、全加器
    b、多谐振荡器
    c、寄存器
    d、译码器

124、
    a、
    b、
    c、
    d、

125、8位adc芯片的参考电压采用5v，则4v输入电压转换后得到的数字量是（ ）
    a、11001101
    b、10111111
    c、11011001
    d、11001100

126、
    a、10v
    b、-10v
    c、-9.5v
    d、-9.375v

127、
    a、3v
    b、-2v
    c、9v
    d、-10v

128、对于一个8位的dac，若输入代码为01111111，最小输出电压增量为0.02v，输出电压v=（ ）伏。
    a、2.55
    b、1.27
    c、5.10
    d、7f

129、一个无符号10位数字输入的dac，其输出电平的级数是
    a、4
    b、10
    c、1024
    d、100

130、adc的功能是将（ ）成比例地转换成与之对应的（ ）量。
    a、模拟量、数字量
    b、数字量、模拟量
    c、交流量、直流量
    d、直流量、交流量

131、对于jk触发器，若初态为0，欲使次态为1，则输入应（）。
    a、j=1，k=1
    b、j=1，k=0
    c、j=0，k=0
    d、j=0，k=1
    e、j=1，k任意
    f、j任意，k=1

132、对于下图所示的电路，说法正确的是（）。
    a、这是一个同步时序逻辑电路
    b、这是一个三进制计数器
    c、电路具有自启动能力
    d、q1q0=11是无效状态
    e、这是一个减法计数器
    f、这是一个四进制计数器
    g、这是一个异步时序逻辑电路

133、描述时序逻辑电路的逻辑功能，可以用到的方式有（）。
    a、逻辑方程组
    b、状态图
    c、状态表
    d、波形图
    e、卡诺图
    f、图解法
    g、小信号模型法
    h、电压传输特性

134、下列关于同步时序逻辑电路与异步时序逻辑电路的说法中，不正确的是（）。
    a、两者都没有统一的时钟脉冲控制
    b、组成两者的触发器是完全不同的
    c、两者的区别在于电路输出是否与输入有关
    d、在不考虑器件延时的条件下，两者的区别在于波形图不同
    e、两者的输出不仅与输入有关，还与电路内部状态有关
    f、同步时序逻辑电路由统一时钟控制
    g、异步时序逻辑电路由统一时钟控制

135、在时序逻辑电路中，如果两个状态等价，它们必须（）。
    a、在相同的输入条件下，有相同的次态
    b、在相同的输入条件下，有相同的输出
    c、有不同的输入条件下，有相同的次态
    d、有不同的输入条件下，有相同的输出

136、某时序逻辑电路的状态表如下所示，下列说法正确的是（）。
    a、这是一个5进制计数器
    b、这是一个减法计数器
    c、实现该电路，至少需要3个触发器
    d、电路不具备自启动能力
    e、在正常的计数循环中，输出z的下降沿可以看作是进位信号
    f、这是一个6进制计数器

137、已知74161是异步清零、同步置数的4位二进制计数器。用74161实现5进制计数器，可以（）。
    a、采用清零法，当电路状态进入到0100（高位在前）时产生清零信号来清零
    b、采用清零法，当电路状态进入到0101（高位在前）时产生清零信号来清零
    c、采用置数法，当电路状态进入到0100（高位在前）时产生置数信号，置数为0000
    d、采用置数法，当电路状态进入到0101（高位在前）时产生置数信号，置数为0000
    e、采用置数法，当电路状态进入到0101（高位在前）时产生置数信号，置数为0010

138、将一个含有16384个存储单元的存储电路设计成8位的ram，下列说法正确的有（）。
    a、该ram需要8根数据线
    b、该ram需要11根地址线
    c、该ram需要8根地址线
    d、该ram需要11根数据线
    e、该ram需要14根地址线
    f、该ram需要14根数据线

139、对于下图中的电路，说法正确的是（）。
    a、这是一个单稳态触发器
    b、电路在暂稳态期间可以响应新的触发信号
    c、当输入出现下降沿时，电容c开始充电
    d、电路在暂稳态时输出为低电平
    e、这是一个施密特触发器
    f、这是一个多谐振荡器
    g、电路在稳态时输出为高电平
    h、上升阈值大于下降阈值
    i、电路振荡的频率取决于电阻r和电容c

140、对于下图中的电路，说法不正确的是（）。
    a、3脚输出是矩形波
    b、电容充电至vcc后将自动进入到放电状态
    c、电容放电至0v后将自动进入到充电状态
    d、电路的电源刚接通的一瞬间，电路的输出是低电平
    e、这个电路的实质是多谐振荡器

141、时序逻辑电路如图（a）和（b）所示，下面说法正确的是：
    a、图a是具有自启动功能的异步6进制递增计数器
    b、图b是具有自启动功能的异步6进制递减计数器
    c、图a是具有自启动功能的异步7进制递减计数器
    d、图b是具有自启动功能的异步5进制递减计数器
    e、图a是具有自启动功能的异步8进制递增计数器
    f、（6）图b是具有自启动功能的异步8进制递增计数器

142、关于下图所示的电路，说法正确的有（）。
    a、这是一个6进制计数器
    b、这是一个异步电路
    c、电路具备自启动能力
    d、q2q1q0=111是电路的无效状态
    e、这是一个加法计数器
    f、这是一个8进制计数器
    g、这是一个同步电路
    h、这是一个减法计数器

143、与十进制数(53.5)d等值的数有（ ）
    a、（110101.1）b
    b、（110101.01）b
    c、（65.4）o
    d、（65.2）o
    e、（35.4）h
    f、（35.8）h

144、二进制数01011100与（ ）在数值上是等效的。
    a、十进制数92
    b、十进制数184
    c、八进制数270
    d、十六进制数5c

145、在下图电路中，对于正逻辑，电源为正电源，如果要实现 l等于a非，请问b端应该如何处理？
    a、接地
    b、接电源正极
    c、逻辑1
    d、逻辑0
    e、b与a短接

146、 化简过程中，下面表示正确的有
    a、
    b、
    c、
    d、

147、逻辑函数的表示方法中具有唯一性的是（ ）
    a、真值表
    b、表达式
    c、逻辑图
    d、卡诺图
    e、最小项

148、
    a、
    b、
    c、
    d、

149、
    a、
    b、
    c、
    d、

150、
    a、
    b、
    c、
    d、

151、以下电路中可以实现“线与”功能的有（ ）。
    a、传输门
    b、集电极开路门
    c、漏极开路门
    d、三态门

152、
    a、
    b、
    c、
    d、

153、如图所示为反相器、低有效的三态门、led小灯组合而成的逻辑电路，小灯输入高电平时点亮。当cab=( )时，led小灯不会被点亮
    a、cab=101
    b、cab=001
    c、cab=100
    d、cab=010

154、常用于设计一般逻辑函数的组合逻辑集成电路有：
    a、编码器
    b、译码器
    c、数据选择器
    d、加法器
    e、数值比较器
    f、数据分配器

155、组合逻辑电路设计的最简是指
    a、电路所用的器件数量最少
    b、电路逻辑表达式最简
    c、电路功耗最小
    d、器件的种类最少
    e、器件之间的连线最少

156、在下列逻辑电路中，能实现逻辑函数有（ ）
    a、编码器
    b、译码器
    c、数据选择器
    d、数值比较器
    e、加法器

157、
    a、a
    b、b
    c、c
    d、d

158、
    a、a
    b、b
    c、c
    d、d
    e、e
    f、f
    g、g
    h、h

159、
    a、
    b、
    c、
    d、
    e、j=k=1

160、假定电路的时钟端以及使能端连接均正确（因为绘图的原因，时钟和使能显示不完全）
    a、a
    b、b
    c、c
    d、d
    e、e
    f、f

161、
    a、这是一个同步时序逻辑电路
    b、这个电路具有自校正/自启动能力
    c、这个电路是模5计数器
    d、这个电路有3个无效状态
    e、这个电路有5个无效状态
    f、这个电路是模3计数器
    g、这个电路是环形计数器

162、
    a、同步七进制加法计数器，可以自启动
    b、七分频器，不可以自启动
    c、七分频器，可以自启动
    d、同步五进制加法计数器，可以自启动
    e、五分频器，不可以自启动
    f、五分频器，可以自启动
    g、同步七进制计数器，无自启动功能
    h、同步五进制计数器，无自启动功能

163、
    a、八进制
    b、九进制
    c、十三进制
    d、十五进制
    e、十进制
    f、十一进制
    g、十二进制

164、利用16进制计数器74ls161设计十二进制加计数器时，可以采用（ ）
    a、反馈清零法，通过增加一个与非门实现反馈清零。
    b、反馈置数法，当电路状态进入到1110（高位在前）时产生置数信号，置数为0001
    c、反馈置数法，当电路状态进入到1100（高位在前）时产生置数信号，置数为0001
    d、反馈清零法，通过增加一个或非门实现反馈清零。

165、已知时钟脉冲频率为fclk=20khz，要得到频率为fout=2khz的矩形波， 可采用（ ）。
    a、74××138
    b、74××151
    c、74××160
    d、74××161
    e、74××194

166、
    a、11001
    b、00111
    c、10011
    d、10100

167、在一个8位存储单元中，能够存储的最大无符号整数是（ ）
    a、(256)d
    b、(127)d
    c、(ff)h
    d、(255)d

168、
    a、这是一个多谐振荡器
    b、在5脚外接其他电压，输出信号的周期可以改变
    c、在5脚外接其他电压，输出信号的占空比可以改变
    d、输出信号的周期仅取决于电阻r1、r2和电容c的取值，与5脚外接电压无关

169、某dac，参考电压为10v，能将12位无符号数字输入量转换为4~20ma电流输出，下列说法中错误的是：
    a、
    b、
    c、输入量（ffe）16可以转换成10ma电流输出
    d、输入量（ffe）16可以转换成12ma电流输出

170、所有bcd码都存在6组禁用码组（ ）

171、补码运算时符号位和数值位一起参加计算，符号位不单独处理。

172、8421bcd码不能用来表示大于9的十进制数。

173、有权码1001一定表示十进制数9。

174、

175、

176、

177、用卡诺图化简同一逻辑函数，得到的最简与或式是唯一的。

178、利用若干个与非门可以实现与门的逻辑功能，反之亦然，使用若干个与门也可以实现与非门的逻辑功能。

179、同一逻辑函数的两个最小项相异或，等价于两者相或。

180、

181、

182、ttl与非门的多余输入端可以固定接地（或低电平）。

183、多个三态门电路的输出可以直接并接实现逻辑与。

184、一个班有80位同学，现采用二进制编码器对每一位同学进行编码，则编码器输出5位二进制码能满足要求。

185、普通编码器的2个或2个以上的输入同时为有效信号时，输出将出现错误编码。

186、当2个或2个以上的输入同时为有效信号时，优先编码器将只对优先级别高的输入进行编码。

187、

188、对边沿jk触发器，在cp高电平期间，当j=k=1时，状态会翻转一次。

189、触发输入高有效的rs触发器，在正常使用的时候必须带有约束条件r、s不能同时为高电平。

190、对边沿jk触发器，在cp高电平期间，当j=k=1时，状态会翻转一次。

191、时序图、状态转换图、状态转换表都可以用来描述同一个时序逻辑电路的逻辑功能，它们之间可以互相转换。

192、

193、

194、d/a转换器的位数越多，能够分辨的最小输出电压变化量就越小（ ）。

195、d触发器有_个稳态。（请填阿拉伯数字）

196、1个jk触发器可以记忆_ 位二进制数码。（请填阿拉伯数字）

197、现设计某时序电路，其最简状态图中的状态个数为10，最少需要 个触发器实现之。（请填阿拉伯数字）

198、下图是用74161计数器实现的电路，该电路是_进制计数器。（请填写阿拉伯数字）

199、如果将一个最大幅值为5.1v的模拟信号转换为数字信号，要求模拟信号每变化20mv能使数字信号最低位（lsb）发生变化，应选用最少 位的ad转换器。(请填写阿拉伯数字)

200、下图是用74161计数器实现的电路，该电路的计数模值是 。（请填写阿拉伯数字）

201、下图由555定时器构成的电路，其输出的频率是_khz（请填阿拉伯数字，结果四舍五入保留整数）。

202、对于下图的555定时器电路，已知r=10k欧。现欲产生1秒的暂态脉冲，则电容c的大小为 微法（请填阿拉伯数字，结果四舍五入保留整数）。

203、对于下图所示的电路，74151的输出y输出的周期序列脉冲是( )。

204、已知时钟脉冲频率为f，想得到频率为0.1f的矩形波，应采用 进制计数器。（请填写阿拉伯数字）

205、已知74160是异步清零、同步置数的8421bcd十进制计数器。对于下图所示的电路，其计数进制是 。（请填阿拉伯数字）

206、将二进制数1111.1111转换成十进制数（直接写数字，不要加括号和字母）

207、将二进制数1111.1111转换成八进制数（直接写数字，不要加括号和字母）

208、将二进制数1111.1111转换成十六进制数（直接写数字，十六进制数码的字母必须大写，不要加括号和下标字母h表示十六进制数）

209、写出二进制数（﹢1011）的反码（请用5位二进制数表示，最高位是符号位，正号为0，负号为1。只写阿拉伯数字，不要加括号和字母）

210、写出二进制数（﹢1011）的补码（请用5位二进制数表示，最高位是符号位，正号为0，负号为1。只写阿拉伯数字，不要加括号和字母）

211、写出二进制数（-1011）的反码（请用5位二进制数表示，最高位是符号位，正号为0，负号为1。只写阿拉伯数字，不要加括号和字母）

212、写出二进制数（-1011）的反码（请用5位二进制数表示，最高位是符号位，正号为0，负号为1。只写阿拉伯数字，不要加括号和字母）

213、

214、对于共阳接法的发光二极管数码管，应采用 （高or低）电平驱动的七段显示译码器。

215、

216、用4k×8的ram构建32k×32的存储系统时，地址线需要 根。（填阿拉伯数字）

217、555构成的电路如题图9所示，该电路是（ ）（填空必须严格匹配选择内容，请选择：单稳态触发器 or 多谐振荡器 or 施密特触发器 or无稳态电路）。

218、多谐振荡器属于（ ）稳态电路。（填空必须严格匹配选择内容。填空选择内容：无、单、双）

219、jk触发器属于（ ）稳态电路。（填空必须严格匹配选择内容。填空选择内容：无、单、双）

220、

下一篇 >>

相关文章

最新文章

标签列表

备案号： 买球平台网址的版权所有 买球平台网址 copyright © 2012-2023 青果答案 all rights reserved. sitemap