计算机组成与体系结构中国大学mooc完整答案-买球的app软件下载

当前位置：正规买球app首页 » » 正文

4314 人参与  2023-01-04 06:07:22    点这评论
第一章 计算机系统概论

第一次测试（2020.3.4 14：00-14：30）

1、世界上第一台通用计算机的名称
    a、冯诺依曼
    b、eniac
    c、apple
    d、王安电脑

2、下面哪句话不属于冯诺依曼计算机的特点
    a、计算机是由运算器、存储器、控制器、输入设备和输出设备五大部件构成
    b、程序以二进制代码形式表示
    c、程序放在内存中，按照地址访问
    d、控制器是计算机结构的中心

3、计算机硬件能直接执行的是
    a、高级语言
    b、机器语言
    c、汇编语言
    d、python语言

4、完整的计算机系统通常包括
    a、运算器、控制器、存储器
    b、主机、外部设备
    c、主机和应用软件
    d、硬件系统与软件系统

5、计算机的字长与下列哪项指标密切相关
    a、运算器的位数
    b、内存容量
    c、运算速度
    d、计算机主频

6、存储器地址线数量与下列哪项指标密切相关
    a、运算精确度
    b、存储速度
    c、存储器字数
    d、存储器字长

7、下列关于计算机系统层次结构的描述中，正确的是
    a、不同层次面向不同用户，看到计算机的属性不同
    b、第0层是数字逻辑层，面对硬件设计人员
    c、第6层应用程序层，面对高级语言程序员
    d、第2层机器语言层，指令集体系结构（isa）定义软、硬件间的接口

8、下面哪些属于计算机的时序系统
    a、时钟周期
    b、机器周期
    c、指令周期
    d、mips

9、下列关于计算机字长的描述中正确的是
    a、字长一般与运算器的数据位相同
    b、字长一般与存储器的地址位相同
    c、字长一般与cpu通用寄存器的位数相同
    d、字长一般与一条机器指令的位数相同

10、一个cpu执行内存中ic条机器指令，其运行需要m个时钟周期，cpu主频f，时钟周期t，指令平均时钟周期数cpi，该程序执行耗费时间te，下列各式哪些是正确的？
    a、t=1/f
    b、te=m*f
    c、te=cpi*ic*t
    d、cpi=m/ic

11、下列可用于评价计算机系统性能的指标是
    a、arm
    b、mips
    c、powerpc
    d、cpi

12、计算机系统不同层次之间关系错误的说法是
    a、高层是低层功能的扩展
    b、低层是高层的基础
    c、站在不同的层次观察计算机系统，得到的概念一致
    d、各层都可以用软件实现

13、华为的麒麟系列cpu属于mips框架

14、龙芯系列cpu属于mips框架

15、cpu执行程序必须事先加载到内存中

16、访问256mb的存储空间，需要的地址线数最少为( ）根？ （系统自动改卷子，只需要填阿拉伯数字）

17、程序必须存放在哪里才能被cpu访问并执行

18、某计算机主频f=2ghz,运行程序指令条数ic =2000条，运行需要时钟周期数m=3200个，该计算机的时钟周期（）纳秒

19、某计算机主频f=2ghz,运行程序指令条数ic =2000条，运行需要时钟周期数m=3200个，该程序的cpi为（） 只允许填写数值

20、某计算机主频f=2ghz,运行程序指令条数ic =2000条，运行需要时钟周期数m=3200个，该程序的运行时间为（）微秒 只允许填写数值

21、某计算机主频f=2ghz,运行程序指令条数ic =2000条，运行需要时钟周期数m=3200个，该程序的mips（） 只允许填写数值

22、某计算机指令集中共有a、b、c、d四类指令，它们占指令系统的比例分别为40% 、20%、20%、20%, 各类指令的cpi分别为 2、3、4、5；该机器的主频为500mhz，则该机的cpi 为 （保留到小数点后一位）

23、某计算机指令集中共有a、b、c、d四类指令，运行一段程序，abcd分别运行条数为4000 、2000、2000、2000, 各类指令的cpi分别为 2、3、4、5；该机器的主频为600mhz，则程序的cpi 为 （保留到小数点后一位）

24、某计算机指令集中共有a、b、c、d四类指令，运行一段程序，abcd分别运行条数为4000 、2000、2000、2000, 各类指令的cpi分别为 2、3、4、5；该机器的主频为500mhz，则程序的执行时间为 （）微秒

25、某计算机指令集中共有a、b、c、d四类指令，运行一段程序，abcd分别运行条数为4000 、2000、2000、2000, 各类指令的cpi分别为 2、3、4、5；该机器的主频为500mhz，则程序的mips为 （） 保留两位小数

第二章 数据表示

2.1 机器数及特点随堂测验

1、设计算机字长 8位，设x = -5, [x]补 为 ( ) (单选）
    a、fbh
    b、fdh
    c、fah
    d、05h

2、系列关于补码机器数的描述中错误的是（ ） （ 单选）
    a、数的符号用0和1表示
    b、数值“0”的表示唯一
    c、加法和减法按模进行运算
    d、不可能出现一个数的补码与其原码相同

3、下列关于移吗的描述中，错误的是（ ）（单选）
    a、ieee754浮点数的阶码用移码表示
    b、0表示正数的符号，1表示负数的符号
    c、不可能出现同一个数据的补码与移码相同
    d、通过对一个真值加一个偏移量得到

2.2 定点与浮点数据表示随堂测验

1、ieee754浮点数ｘ的二进制存储格式为(41360000)h，其对应的十进制值为( ) （单选）
    a、11.5
    b、11.375
    c、11.355
    d、10.385

2、某计算机字长8位，机器数 11111111 对应的十进制真值不可能是( ).（单选）
    a、-1
    b、127
    c、0
    d、-128

2.3 数据校验的基本原理随堂测验

1、下列编码中码距为2的编码是( ) （多选）
    a、0011, 1100, 0000, 0101
    b、00 , 11, 01, 10
    c、000, 101, 110
    d、00000， 11100， 00111， 10100

2、下列关于码距与检错与纠错能力的描述中正确的是 （ ） （多选）
    a、码距为1的编码不具备任何检错能力
    b、码距为2的编码具有1位检错能力，但无纠错能力
    c、码距为4的编码可检测出2位错误，并可纠正1位错误
    d、码距为4的编码可检测出2位错误，并可纠正2位错误

3、下列关于校验的描述中，正确的是 （ ) （多选）
    a、校验码的基本原理就是通过增加校验位提高码距，从而使编码具有检错或纠错能力
    b、码距越大，对应编码的检错与纠错能力就越强
    c、码距越大，所需要的校验信息也就多，对应的编码效率就越低
    d、校验既可采用硬件实现，也可采用软件实现

2.4 奇偶校验随堂测验

1、假设下列字符中有奇偶校验，但没有发生错误，其中采用的是奇校验的是 （ ）（单选）
    a、11011001
    b、11010111
    c、11010100
    d、11110110

2、下列关于奇偶校验的描述中，正确的是 （ ） （多选）
    a、奇校验和偶校验的码距都为1
    b、编码时使用的校验位位数与被校验数据的长度无关
    c、校验时得到的无错结论不可信
    d、校验时得到的有错结论不可信

3、设奇偶校验编码总长度大于3位，下列关于基本奇偶校验检错与纠错能力的描述，正确的是 （ ） （多选）
    a、可以检测1位错误
    b、可以检测2位错误
    c、可以检测3位错误
    d、不能纠正错误

2.5 crc校验及其实现随堂测验

1、假定要传输的数据长度为10位，对每个数据块进行crc校验，根据crc校验规则，要能检测并纠正一位错误，对应的crc码的总位数为（ ）（单选）
    a、4
    b、10
    c、13
    d、14

2、设g(x)=1011, 某（7，4）crc校验码的编码序列为c7c6c5c4c3c2c1,假定crc编码传输过程中最多只能发生一位错误，已知c1位出错时得到的余数是001，则c4位出错时接收方进行校验得到的余数是 （ ）（单选）
    a、010
    b、100
    c、011
    d、110

3、设计待校验的信息为8位，假定传输中最多只发生一位错误，采用crc校验时，生成多项式的二进制位数至少需要 （ ） （单选）
    a、3
    b、4
    c、5
    d、6

4、设待校验的信息长度为 k 位， 生成多项式为g(x),下列关于crc校验的描述中正确的是（ ) （多选）
    a、只有一位出错时，接收端进行校验得到的余数只与出错位的位置有关，与k位信息的取值和g(x)的取值无关
    b、只有一位出错时，接收端进行校验得到的余数与出错位位置和g(x)的取值有关，与k位信息的取值无关
    c、只有一位出错时，接收端进行校验得到的余数与出错位位置、g(x)及k位信息的取值都有关
    d、crc校验得到的无错结论不一定是正确的

第二次单元测试

1、计算机中表示地址时使用
    a、无符号数
    b、原码
    c、反码
    d、补码

2、当 -1 < x < 0时， [x]补=
    a、2 x
    b、2-x
    c、1-x
    d、

3、浮点数的表示范围和表示精确度分别取决于
    a、阶码的位数和尾数的位数
    b、尾数的位数和阶码的位数
    c、阶码的编码和尾数的编码
    d、机器字长和阶码的位数

4、设g(x) = 1011，某(7,4)码为k1k2k3k4k5k6k7，仅k7出错时进行crc校验得到的余数为001，当仅k5出错时，进行crc校验得到的余数为
    a、100
    b、010
    c、011
    d、110

5、假设寄存器为8位，用补码形式存储机器数，包括一位符号位，那么十进制数一25在寄存器中的十六进制形式表示为
    a、e7h
    b、67h
    c、99h
    d、e6h

6、如果某系统15*4=64成立，则系统采用的进制是
    a、8
    b、16
    c、10
    d、6

7、2^100 mod 7 =
    a、2
    b、3
    c、4
    d、5

8、字长5位的待编码二进制有效数据为11011，对它进行crc编码时采用的生成多项式代码为1011，则得到的crc编码为
    a、11011101
    b、11011100
    c、11011010
    d、11011001

9、某ieee754格式32位浮点数，若其对应的十六进制代码为abe00000，则浮点数的真值为
    a、- 0.75×2^( - 40)
    b、-1.75×2^(-40)
    c、-0.75×2^(-87)
    d、-1.75×2^(-87)

10、某十六进制浮点数a3d00000中最高8位是阶码（含1位阶符），尾数是最低24位（含1位数符），若阶码和尾数均采用补码，则该浮点数的十进制真值是
    a、-0.375×2^(-93)
    b、-0.625×2^(-93)
    c、0.625×2^(-35)
    d、-0.375×2^(-35)

11、存储器中地址号分别为1000#、1001#、1002#、1003的4个连续存储单元，分别保存的字节数据是1a、2b、3c、4d，如果数据字长为32位,存储器采用的是小端对齐模式，则这4个存储单元存储的数据值应被解析为
    a、4d3c2b1a
    b、1a2b2c3d
    c、d4c3b2a1
    d、a1b2c3d4

12、字长8位的某二进制补码整数为11011010，则该数的标准移码是
    a、01011010
    b、11011010
    c、10111010
    d、00111010

13、两个字长16位的补码0a2b和e16a, 带符号扩展成32位后的结果分别
    a、00000a2b和0000e16a
    b、11110a2b和ffffe16a
    c、00000a2b和ffffe16a
    d、ffff0a2b和0000e16a

14、有字长为8位的代码10010011，分别采用奇校验和偶校验方式对其编码，把增加的1位校验码安排在编码结果的最低位，则得到的奇、偶校验编码分别是
    a、100100110和100100111
    b、010010011和110010011
    c、110010011和010010011
    d、100100111和100100110

15、对于ieee754格式的浮点数，下列描述正确的是
    a、阶码用移码表示，尾数用原码表示
    b、阶码和尾数都用补码表示
    c、阶码和尾数都用原码表示
    d、阶码用移码表示，尾数用补码表示

16、对字长为8位的二进制代码10001101，下列说法错误的是
    a、如果代码为无符号数，则其十进制真值为 141
    b、如果代码为补码数，则其十进制真值为-115
    c、如果代码为标准移码数，则其十进制真值为 115
    d、如果代码为原码数，则其十进制真值为-13

17、若浮点数的尾数是用5位补码来表示的，则下列尾数中规格化的尾数是
    a、01100和11110
    b、11011和01011
    c、10000和01001
    d、01011和11010

18、下列对海明校验的描述中，正确的描述是
    a、分成r组时，可以得到r位指误码，因此可以qu区分2^r种只有1位出错的情况
    b、海明校验码的码距与校验位的位数没有关系
    c、待编码数据长度为4位，再增加3位校验码就可以检测到仅1位数据出错的情况并纠错
    d、在任何条件下，海明校验都无法检测到多位数据同时出错的情况

19、若浮点数的尾数是用5位补码来表示(其中符号位1位)，则下列尾数中规格化的尾数是
    a、01100和11110
    b、11011和01011
    c、10000和01001
    d、01011和11010

20、下列关于补码和移码关系的描述中，错误的是
    a、相同位数的补码和移码具有相同的数据表示范围
    b、零的补码和移码相同
    c、同一个数的补码和移码，其数值部分相同，而符号相反
    d、一般用译码表示浮点数的阶码，而用补码表示定点数

21、已知 定点小数[x]补 = 1.x1x2x3, 若要求x≤-0.75，则下列满足要求的是
    a、x1x2x3 =101
    b、x1x2x3 = 001
    c、x1x2x3=010
    d、x1x2x3 = 000

22、设规格化浮点数的阶码为k位(包含1位符号位)、尾数为n 位(各包含一位符号位)，若阶码和尾数均采用补码数据表示，下列关于该浮点数表示范围的描述中，正确的是
    a、能表示的最小负数为
    b、能表示的最大负数为
    c、能表示的最小正数为
    d、能表示的最大正数为

23、在ieee 754浮点机器数中不出现的是
    a、尾数中最高位的1
    b、基数
    c、阶码的符号位
    d、尾数的符号位

24、关于crc校验的下列描述中，正确的是
    a、被校验的信息位k和校验位r之间的关系应该满足 k r <= 2^r - 1
    b、检测得到的有错结论可靠
    c、检测得到的无错结论可靠
    d、可纠正检测出的所有错误

25、在32位操作系统中，下列类型不占用8个字节的是
    a、short int
    b、unsigned int
    c、long long
    d、char

26、设x为整数，x的真值为25，以下选项与x相等的有
    a、补码二进制串为011001的数
    b、反码二进制串为100110的数
    c、反码二进制串为011001的数
    d、原码二进制串为011001的数

27、关于奇偶校验的下列描述中，错误的是
    a、只需要1位校验位
    b、检测得到的有错结论可靠
    c、检测得到的无错结论可靠
    d、可纠正1位错误

28、计算机字长16位，采用补码表示整数，下列关于其表示数据范围的描述中正确的是
    a、能表示的最小正数是1
    b、能表示最大正数是(2^15) - 1
    c、能表示的最大负数是-1
    d、能表示的最小负数是- (2 ^15)

29、十进制数5对应的32位ieee754 格式的机器数为 （）h (采用十六进制表示,填写答案时不需要写最后的h)

30、某纠错码的全部码字为0000000000，0000011111,1111100000,1111111111。该编码的码距为

31、字长5位的待编码二进制有效数据为10011，对它进行crc编码时采用的生成多项式代码为1011，则得到的编码结果为（填写二进制形式）

32、32位ieee 754浮点数为41a4c000h, 则对应的真值的小数部分的数值为 （ ） （只需要填小数点后面的阿拉伯数字，0和小数点均不需要填写）

33、存放一个24*24点阵汉字，至少需要多少字节的存储空间 （只需要填写十进数）

34、设机器字长为16位，定点表示时，数据位15位，符号位1位，则定点原码表示时能表示的最小负数为 （填写十进制数，要带符号，且符号与数字间不能有空格）

35、将一个十进制数-129表示成补码时，至少应采用多少位二进制数

第三次单元测验

1、n位二进制补码（其中包含一位符号位），能表示的最大正数真值是（）
    a、 2^n
    b、 2^(n-1)
    c、 2^n-1
    d、 2^(n-1)-1

2、n位二进制补码（其中包含一位符号位）能表示的最小负数真值是（）
    a、-2^n
    b、-2^(n-1)
    c、-（2^n-1）
    d、-2^(n-1)-1

3、下列数中最小的数是（）
    a、(101001)2
    b、(52)8
    c、(101001)16
    d、(233)10

4、浮点数的表示范围和精度取决于（）
    a、阶码的位数和尾数的位数
    b、阶码采用的编码和尾数的位数
    c、阶码采用的编码和尾数采用的编码
    d、阶码的位数和尾数采用的编码

5、已知大写字母a的ascii码为41h，则字母e的ascii码为（）
    a、43h
    b、44h
    c、45h
    d、46h

6、某浮点数机内表示为12位，其中高4位存放阶码，低8位存放尾数，均用补码表示；底为2，则十进制27/128的对应的浮点规格化数为（）
    a、0010 0110 1100
    b、0000 0001 1011
    c、1110 0110 1100
    d、1110 0001 1011

7、目前在小型和微型计算机里最为普遍采用的字符编码是（）
    a、bcd码
    b、ascii码
    c、十六进制代码
    d、海明码

8、已知[x]补=1.x1x2x3x4x5，若要x的绝对值>1/2，x1x2x3x4x5应满足（）
    a、x1必须为1，x2x3x4x5至少有一个1
    b、x1必须为1，x2x3x4x5任意
    c、x1必须为0，x2x3x4x5至少有一个1
    d、x1必须为0，x2x3x4x5任意

9、设某寄存器内容1100 0000，若它对应的真值为 64，则为（）
    a、原码
    b、补码
    c、反码
    d、移码

10、计算机中表示地址时使用（）
    a、原码
    b、反码
    c、补码
    d、无符号数

11、汉字“啊”的十进制区位码为“16，01”，它的十六进制机内码为（）
    a、1601h
    b、9081h
    c、b0a1h
    d、b081h

12、字节相同的两种浮点数，第一种阶码位数多，尾数位数少，第二种阶码位数少，尾数位数多，阶的底数都是2，则有（）
    a、它们表示的数的范围与精度相同
    b、第一种数的范围大，但是精度低
    c、第二种数的范围大，精度高
    d、第一种数的范围大，精度高

13、按照ieee 754 标准规定的32位浮点数41a4c000h对应的十进制数真值是（）
    a、-40.59375
    b、-20.59375
    c、 40.59375
    d、 20.59375

14、设数据码字为1001 0011，采用海明码进行校验，若仅考虑一位检错纠错，则必须加入的（冗余）位数是（）
    a、2
    b、3
    c、4
    d、5

15、设在数据传送中采用偶校验，校验位在最右边，若接收到代码为101110110，则表明传送中（）
    a、未出现错误
    b、最低位出错
    c、未出现错误或出现偶数位错
    d、出现奇数位错

16、在数据位4位，校验位3位的crc码中，接收端检查出某一位数据出错后，采用的纠正方法是（）
    a、判断余数值由接收端自行纠正
    b、删除数据
    c、请求重新发送
    d、以上均可

17、针对8位二进制编码，下列说法中正确的是（）
    a、-127的补码为1000 0000
    b、-127的反码和0的移码相同
    c、 1的移码和-127的反码相同
    d、0的补码和-1的移码相同

18、若二进制定点小数真值是-0.1101，机器中表示为1.0011，则该数采用的编码方法是（）
    a、原码
    b、补码
    c、反码
    d、移码

19、在浮点数编码表示中（）在机器数中不出现，是隐含的。
    a、阶码
    b、符号
    c、尾数
    d、基数

20、n 1位移码的表示真值范围是（）
    a、-2^n<=x<= 2^n-1
    b、-2^n <=x<= 2^(n-1)
    c、-2^n<=x<= 2^n
    d、0<=x<= 2^(n 1)

21、-7的八位二进制反码表示为（）
    a、0000 0111
    b、1000 0111
    c、1111 1000
    d、1111 1001

22、零的原码可以用以下哪个代码表示（）
    a、1111 1111
    b、1000 0000
    c、0111 1111
    d、1100 0000

23、若十进制数的移码表示为9bh，则该十进制数是（）
    a、 27
    b、-27
    c、-101
    d、 101

24、0的反码可以用以下哪个代码表示（）
    a、1111 1111
    b、0000 0000
    c、0111 1111
    d、1000 0000

25、0的原码可以用以下哪个代码表示（）
    a、1111 1111
    b、1000 0000
    c、0111 1111
    d、0000 0000

26、关于海明码的数据位位数k和校验位位数r的关系，不同的校验性能分别要求k、r之间满足以下公式：
    a、2^r≥k r 1
    b、2^r≥k r-1
    c、2^(r-1)≥k r 1
    d、2^(r-1)≥k r

27、按照ieee754标准，尾数的位数（含符号位）可能是：
    a、23位
    b、24位
    c、53位
    d、54位

28、汉字“德”的区位码为21，34；则其国标码和机内码分别是：
    a、3542h
    b、4154h
    c、b5c2h
    d、e1f4h

29、关于偶校验码，下面的描述是正确的：
    a、如果数据位有偶数个1，则校验位为1
    b、如果数据位有偶数个1，则校验位为0
    c、如果数据位有奇数个1，则校验位为1
    d、如果数据位有奇数个1，则校验位为0

30、关于生成多项式,下面哪些描述是正确的：
    a、不是任何一个r 1位的多项式都可以作为生成多项式的。
    b、任何一位发生错误都应使余数不为0;
    c、不同位发生错误应当使余数不同;
    d、对余数继续做模2除,应使余数循环。

31、以下关于校验码的叙述中正确的是。
    a、校验码的码距越大，检测和纠错能力越强
    b、增加奇偶校验位的位数可以提高奇偶校验的正确性
    c、采用奇偶校验可以检测出一位数据错误的位置并加以纠正
    d、crc码是通过模2除法运算来建立数据和校验位之间的约定关系的

32、若[x]补>[y]补，则|x|>|y|

33、浮点数的取值范围由阶码的位数决定，而浮点数的精度由尾数的位数决定。

34、带符号数都是用二进制的最高位作为符号位，其中“0”表示该数为正，“1”表示该数为负。

35、补码ffffh对应的真值为-1。

36、补码80h对应的真值为-127。

37、模2加法和模2减法的结果是相同的。

38、模2除法上商的原则:当部分余数大于等于除数时,上商1;当部分余数小于除数时,上商0

39、在汉字的机内码中，每个汉字占用两个字节，并且第一个比特必须为1。

40、某一数据为10101010，若采用偶校验，其校验位为

41、若数据位为1010，生成多项式g(x)为1011，计算crc校验码中的校验位为

42、生成多项式g(x)=x^4 x^1 1对应的二进制数为

43、使用海明码进行检错纠错，7位码长位a7a6a5a4a3a2a1，其中4位数据位3位校验位，支持1位检错纠错，其编码函数为： a1=a3⊕a5⊕a7 a2=a3⊕a6⊕a7 a4=a5⊕a6⊕a7 求数据位为1011时对应的海明码。

44、汉字“文”的区位码为46，36；求该汉字对应的机内码（给出4位十六进制数，不许有空格等字符）

45、若补码的位数8位，机器数为10000000，对应的十进制真值为：

46、若移码的位数8位，机器数为01111111，对应的十进制真值为：

47、设float x=-15.25 ,请计算其机内表示（ieee754标准，列出32位二进制数对应的8位十六进制数，不允许有任何其他字符）

48、某符合ieee754标准的单精度浮点数对应的机器数为bf000000h，请问对应的十进制浮点数真值是多少(回答格式类似-12.5)？

49、某汉字的机内码为b0b2h，求该汉字的区位码（十进制，答案格式类似于2316，四位十进制数，不能有其他字符）

第三章 运算方法与运算器

3.1定点数运算及溢出检测随堂测验

1、定点运算器可直接进行的运算是（ ) (单选)
    a、十进制数加法运算
    b、定点数运算
    c、浮点数运算
    d、定点数和浮点数运算

2、设计计算机字长为 8位 ，两个十进制数 x = -97 ， y = 63, [x]补 - [y]补 的结果为 （ ） （单选）
    a、01100000
    b、11011110
    c、负溢出
    d、正溢出

3、下列关于定点运算溢出的描述中，正确的是 ( ) （多选）
    a、补码数据表时，同号数相加可能发生溢出
    b、补码数据表时，异号数相减可能发生溢出
    c、参加运算的两个数，当作为有符号数和无符号数进行加法运算时，不可能两者都溢出
    d、溢出检测既可用硬件实现，也可用软件实现

4、设ｘ为被加（减）数，ｙ为加（减）数，ｓ为运算结果，均采用补码数据表示，下列关于溢出电路设计的描述中，正确的是（ ） （ 多选）
    a、采用单符号位时，直接用ｘ、ｙ和ｓ的符号位就可设计溢出监测电路
    b、采用双符号位时，可直接用ｓ的双符号位设计溢出检测电路
    c、采用单符号位时，可直接用ｘ、ｙ最高有效数据位运算后的进位位和ｓ的进位设计溢出监测电路
    d、对无符号数的加／减运算，可利用运算器的进位信号设计溢出检测电路

3.2 定点数补码加、减运算器设计随堂测验

1、如图所示为基于fa的运算器： 为了利用一位全加器fa并配合使用控制信号p，当p= 0/1时 实现 a、b两个数的加法/减法运算，图中空白方框处电路的逻辑功能应该是（ ） （单选）
    a、与门
    b、或门
    c、异或门
    d、非门

2、如图所示 为带溢出检测功能的运算器 该电路完成的溢出检测功能是 （ ） （多选）
    a、带符号数的加法溢出检测
    b、带符号数的加法溢出检测
    c、无符号数的加法溢出检测
    d、无符号数减法的溢出检测

3、下列关于并行进位的描述中，正确的是（ ） （多选）
    a、并行进位可以提高运算速度
    b、并行进位模式下，各进位位采用不同电路各自产生，相互间不再有依存关系
    c、采用先行进位部件和alu模块可构建长度可变的并行进位运算器
    d、并行进位只对加法有效，而对减法无效

4、四位并行alu中有两个特殊的输出端，分别是： g =a3b3 (a3 b3)(a2b2 (a2 b2)(a1b 1 (a1 b1) a 0b0)) 为 进位产生函数， p=(b3 a3) (b2 a2)( a1 b1 ) (a0 b0)为进位传递函数 下列关于p、g的描述中，正确的是（ ）（多选）
    a、设计p和g的目的是为了构建位数更长的并行 alu
    b、p和g对算术运算和逻辑运算都有意义
    c、p的作用是将本片alu的最低进位输入位传递到本片alu的最高进位输出端
    d、g的作用是根据参与运算的两个数据产生本片alu的最高进位输出

3.3 原码一位乘法随堂测验

1、设计算机字长为8位，x = - 19，对该分别执行算术左移和逻辑左移一位后的结果分别为 （ ） （单选）
    a、11011010 ， 11011010
    b、11110010 ， 11110010
    c、11011000 ， 11011000
    d、11110000 ， 11110000

2、设计算机字长为8位，x = - 19，对该分别执行算术右移和逻辑右移一位后的结果分别为 （ ）（单选）
    a、11111001，11111001
    b、11111001，01111001
    c、11110110， 01110110
    d、11110110，11110110

3、关于原码一位乘法的下列描述中，正确的是 （ ） （多选）
    a、数据取绝对值参加运算
    b、符号位单独处理
    c、乘法执行过程中的所有移位都是算术移位
    d、最后的结果由部分积寄存器和乘数寄存器共同保存

4、计算机字长为n位, 下列关于原码一位乘法操作过程的描述中，正确的是 （ ) （多选）
    a、乘法过程中共执行n 次算术右移和n 次加法运算
    b、乘法过程中共执行 n -1次算术右移和 n-1 次加法运算
    c、乘法过程中，部分积加0 还是加x的绝对值，取决于此时的yn
    d、乘法过程中右移部分积是为了使部分积与下次的加数按位对齐

3.4 补码一位乘法随堂测验

1、16位补码 0x 8fa0扩展为32位的结果是 （ ) （单选）
    a、0x 0000 8fa0
    b、0x ffff 8fa0
    c、0x ffff ffa0
    d、0x8000 8fa0

2、计算机字长为n位, 下列关于补码一位乘法操作过程的描述中，正确的是 （ ) （多选）
    a、乘法过程中共执行n 次加法和n-1 部分积右移
    b、乘法过程中共执行 n -1次算术右移和 n-1 次加法运算
    c、乘法过程中，部分积加0 、[x]补还是 [-x]补，取决于此时的yn 1 与yn的差
    d、乘法过程中右移部分积的目的是为了使部分积与下次的加数对齐

3、关于补码码一位乘法的下列描述中，正确的是 （ ）（多选）
    a、符号位和数据位一起参加运算
    b、运算开始前，需要在乘数寄存器y后面补上yn 1且其初值为0
    c、乘法执行过程中的对部分积的移位是算术右移
    d、最后的结果由部分积寄存器和乘数寄存器共同保存

3.5 乘法运算器设计随堂测验

1、下图为原码一位乘法器原理图 正确的是 （ ） （单选）
    a、a: 部分积寄存器 b:乘数寄存器 c: |x| d: yn
    b、a: 部分积寄存器 b:乘数寄存器 c: |x| d: yn 1
    c、a: 被乘数寄存器 b:乘数寄存器 c: |x| d: yn
    d、a: 被乘数寄存器 b:乘数寄存器 c: |x| d: yn 1

2、下图为补码一位乘法原理图 正确的是 （ ) （单选）
    a、a: 取反电路 b:[x]补 c:部分积寄存器 d:与门
    b、a: 求补电路 b:[x]补 c:部分积寄存器 d:异或门
    c、a: 求补电路 b:|x| c:部分积寄存器 d:异或门
    d、a: 取反电路 b:|x| c:部分积寄存器 d:与门

3、下列是阵列乘法器原理图 正确的是( ) （单选）
    a、a:异或门 , b: 求补电路 c:与门阵列 d:求补电路
    b、a:与门 , b: 求补电路 c:fa阵列 d:与门阵列
    c、a:或门 , b: 求补电路 c:与门列 d:fa阵列
    d、a:异或门 , b: 与门阵列 c:fa阵列 d:求补电路

3.6 定点数除法随堂测验

1、下图位原码加减交替法除法原理图 下列对图中a、b 、c、d 部件描述正确的是（ ） （单选）
    a、a：异或电路 b:上商位 c: 除数的原码 d: 商寄存器
    b、a：异或电路 b:上商位 c: 除数的数值位 d: 商寄存器
    c、a：与电路 b:上商位 c: 除数的原码 d: 商寄存器
    d、a：与电路 b:上商位 c: 除数的数值位 d: 商寄存器

2、下列关于原码恢复余数法除法的描述中，正确的是（ ）（多选）
    a、符号位不参与数值位的计算
    b、除法过程中对余数的左移是算术移位
    c、可根据参加运算的数据位数确定运算过程中循环累加的次数
    d、商直接上到商寄存中

3、关于原码加减交替法除法的下列描述中，正确的是（ ）（多选）
    a、运算过程中每执行一次加法都要上商
    b、当参加运算数据的位数确定时，运算过程中循环累加的次数随之确定
    c、商上0时，需要进行恢复余数的操作
    d、如果是小数除法，要求被除数绝对值小于除数绝对值

4、关于补码加减交替法除法的下列描述中，正确的是 （ ） （多选）
    a、符号位与数值位一起参加运算
    b、每次循环累加后所上商的值与本次加法时的最高进位位相同
    c、字长位n时，执行除法需要进行的加法次数位n 1次
    d、所上商要通过左移操作才能移到商寄存器中

3.7浮点数加减运算随堂测验

1、若阶码为3位，用补码表示；尾数7位，用原码表示，其中1位为符号位；以2为底。数据格式为：尾数符号 阶符符号 阶码值 尾数值，则十进制数27/64的浮点规格化数是（ ）（单选）
    a、010中国大学mooc完整答案*
    b、010中国大学mooc完整答案*
    c、0111110110
    d、0001011011

2、字长相同但格式不同的两种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同，则它们可表示的数的范围和精度为（ ） （单选）
    a、后者表示的范围小且精度低
    b、前者表示的数据范围大但精度低
    c、后者可表示的数据范围大且精度高
    d、前者可表示的数据范围大且精度高

3、下图为浮点数据表示数据区间的示意图 浮点数的溢出分为四种情况，对图中a、b、c 、d四处溢出描述正确的是（ ) （单选）
    a、a区为 负上溢 ，b区为负下溢，c区为正下溢，d区为正上溢
    b、a区为 负下溢 ，b区为负上溢，c区为正下溢，d区为正上溢
    c、a区为 负下溢 ，b区为负上溢，c区为正上溢，d区为正下溢
    d、a区为 负上溢 ，b区为负下溢，c区为正上溢，d区为正下溢

4、设浮点数排列及长度格式为 数符（1位）阶码（含阶符共5位）尾数（6位），若阶码和尾数均采用补码表示，已知 x = 0.110101 * 2^0011 y = -0.111010 * 2^0010 （说明，上述两个浮点数中， 除基2采用的10进制表述外，其余的数字都是二进制），则【x y】补 的值为 （ ） （单选）
    a、0 00011 011000
    b、0 00010 110000
    c、1 00011 010010
    d、0 00100 101001

5、若浮点数的阶码和尾数均为补码数据表示,下列关于浮点数溢出的描述中,正确的是( ) （多选）
    a、阶码溢出,结果溢出
    b、阶码和尾数都溢出,结果才溢出
    c、当右移规格化时,可能由于解码增加而产生溢出
    d、对阶可能导致浮点溢出

第四次单元测验

1、在机器数的____表示中，零的形式是唯一的。
    a、原码、移码
    b、补码、移码
    c、原码、补码
    d、补码、反码

2、在浮点数的机器编码中, ____在机器中不出现，是隐含的。
    a、阶码
    b、符号
    c、尾数
    d、基数

3、浮点数的表示法中，影响浮点数表示精度的是____。
    a、阶码
    b、符号
    c、尾数
    d、基数

4、若海明码的性能为不仅能够纠正一位错误，而且能够发现两位错误。此时，若有数据101011011110(共12位)，则将其编成海明码的长度为____。
    a、15
    b、16
    c、17
    d、18

5、奇偶校验码的码距为____。
    a、1
    b、2
    c、3
    d、4

6、以下选项中的____不属于对crc校验中的生成多项式的要求。
    a、任何一位发生错误都应使余数不为0
    b、不同位发生错误时，余数不同
    c、对余数做模2除时，余数出现循环
    d、系数不为0的项的数目是2的幂次方

7、在规格化的浮点数中，若只将补码表示的阶码改为移码表示，其余部分保持不变，则会使浮点数的表示范围____。
    a、增大
    b、减小
    c、不变
    d、不确定

8、如果浮点数尾数用补码表示，则下列选项中的____是符合规格化要求的。
    a、1.10011
    b、0.01010
    c、1.01110
    d、0.01110

9、如果浮点数尾数用原码表示，则下列选项中的____是符合规格化要求的。
    a、1.10011
    b、0.01010
    c、1.01110
    d、0.01110

10、使用双符号位补码进行加减运算，若运算结果的双符号位为10，说明结果____。
    a、为正
    b、为负
    c、正溢
    d、负溢

11、使用双符号位补码进行加减运算，若运算结果的双符号位为01，说明结果____。
    a、为正
    b、为负
    c、正溢
    d、负溢

12、定点数运算中产生溢出的原因是____。
    a、运算过程中，最高位产生了进位或借位
    b、运算的结果超出了机器的表示范围
    c、参加运算的数据超出了机器的表示范围
    d、寄存器的位数不足，必须舍弃部分有效位

13、[x-y]移=____
    a、[x]移 [y]补
    b、[x]移 [-y]补
    c、[x]补-[-y]移
    d、[x]补-[y]移

14、大部分计算机内的减法是通过____实现的。
    a、将被减数加到减数中
    b、从被减数中减去减数
    c、补数的相加
    d、从减数中减去被减数

15、关于补码加减法，以下说法中正确的是____。
    a、操作数用补码表示，两数相加减，符号位单独处理，减法用加法代替
    b、操作数用补码表示，符号位和数值位一起参加运算，结果的符号与被加（减）数相同
    c、操作数用补码表示，连同符号位直接相加减，减某数用加负某数的补码代替，结果的符号在运算中形成
    d、操作数用补码表示，由数符决定两数的操作，符号位单独处理

16、两补码相加，采用1位符号位，则当____时，表示结果溢出。
    a、符号位有进位
    b、数值位最高位有进位
    c、符号位进位和数值位最高位进位的异或结果为0
    d、符号位进位和数值位最高位进位的异或结果为1

17、在原码一位除的加减交替法中，若要求最终的余数正确，则____是正确的。
    a、最后一次余数为正时，要恢复一次余数
    b、最后一次余数为负时，要恢复一次余数
    c、最后一次余数为0时，要恢复一次余数
    d、任何时候都不恢复余数

18、下列说法中的____是正确的。
    a、尾数的最高数值位为1时，即为规格化形式
    b、尾数的最高数值位与数符不同时，即为规格化形式
    c、不同的机器数有不同的规格化形式
    d、尾数的最高数值位为0时，即为规格化形式

19、采用规格化的浮点数是为了____。
    a、增加数据的表示范围
    b、方便浮点运算
    c、防止运算溢出
    d、增加数据的表示精度

20、判断原码定点小数规格化形式的原则是____。
    a、尾数的符号位与最高数值位不同
    b、尾数的最高数值位为1,数符任意
    c、尾数的符号位与最高数值位相同
    d、阶符与数符不同

21、判断补码定点小数规格化形式的原则是____。
    a、尾数的最高数值位为1,数符任意
    b、尾数的符号位与最高数值位相同
    c、尾数的符号位与最高数值位不同
    d、阶符与数符不同

22、加法器采用超前进位的目的是____。
    a、优化加法器的结构
    b、节省器材
    c、加速传递进位信号
    d、增强加法器结构

23、运算器由许多部件组成，其核心部分是____。
    a、数据总线
    b、算术逻辑运算单元
    c、累加寄存器
    d、多路开关

24、微型计算机中，运算器的主要功能是进行____。
    a、算术运算
    b、逻辑运算
    c、算术逻辑运算
    d、浮点运算

25、串行运算器结构简单，其运算规律是____。
    a、由低位到高位进行超前进位运算
    b、由高位到低位进行超前借位运算
    c、由低位到高位逐位运算
    d、由高位到低位逐位运算

26、四片74181和1片74182器件相配合，具有如下进位传递功能____。
    a、组内串行进位，组间串行进位
    b、组内并行进位，组间并行进位
    c、组内并行进位，组间串行进位
    d、组内串行进位，组间并行进位

27、在估算加法器运算时间时，各位全加器本身的求和延迟并不是主要因素，关键在于____。
    a、加法器内部器件的延迟
    b、各全加器之间信号的传递
    c、进位信号产生所占用的时间
    d、进位信号产生和传递所占用的时间

28、在运算器的三种总线结构中，速度最快的是____。
    a、单总线结构
    b、双总线结构
    c、三总线结构
    d、不能确定

29、在运算器的三种总线结构中，控制电路最简单的是____。
    a、单总线结构
    b、双总线结构
    c、三总线结构
    d、不能确定

30、补码加法中，根据以下条件中的____，可以确定结果产生了溢出。
    a、单符号位时，数值最高位和符号位同时有进位或者同时无进位
    b、单符号位时，数值最高位和符号位中有且仅有一个产生了进位
    c、双符号位时，运算结果的双符号位为01或10
    d、双符号位时，运算结果的双符号位为00或11

31、下面有关定点补码一位乘booth方法的描述中，正确的是____。
    a、被乘数的符号位和乘数的符号位都参加运算
    b、乘数寄存器设一位附加位，其初态为“1”
    c、被乘数寄存器必须具有右移功能
    d、用计数器控制乘法次数

32、下面关于浮点数的舍入方案中，可以采用的有____。
    a、若尾数移出的位中包含1，则将尾数的最低位置为1
    b、最低位恒置1
    c、0舍1入
    d、无条件丢弃最低位之后的所有数值

33、要实现16位并行加法器需要1个74181芯片和4个74182芯片。

34、[x y]移=[x]移 [y]移

35、定点补码一位乘法中，被乘数也要右移。

36、数值位为n位的定点小数的补码一位乘booth方法，需做n 1次累加，但第n 1次不移位。

37、在定点小数原码一位除法中，为了避免溢出，被除数的绝对值一定要小于或等于除数的绝对值。

38、原码乘法中的乘积符号由两数的符号位异或操作获得，乘积的数值部分由两数的绝对值相乘获得。

39、在原码除法中，余数的符号总是与除数的符号相同。

40、浮点运算可由阶码运算和尾数运算两个部分联合实现。

41、浮点运算器的阶码部分只进行阶码的加、减操作。

42、浮点运算器的尾数部分只能进行乘法和除法运算。

43、浮点数的正负最终由阶码的正负符号决定。

44、补码一位乘的booth方法通过判断相邻两位乘数yn和yn 1的值决定下一步操作，当ynyn 1=____时，执行部分积加[-x]补。（填两位二进制数）

45、补码一位乘的booth方法通过判断相邻两位乘数yn和yn 1的值决定下一步操作，当ynyn 1=____时，执行部分积加[x]补。（填两位二进制数）

46、若数值位4位，且已知目前尾数的运算结果为0.100110，其中超出的部分存放在附加线路中，则按照0舍1入法进行舍入操作后的结果等于____。

47、当一个浮点数的尾数为0，或阶码的值比能在机器中表示的最小值还小时，计算机都把该浮点数看成零值，称为____零。

48、已知某寄存器的数值位4位，[x]补=1.1010，则使用该寄存器存放的[x/4]补的结果=____。

49、两个浮点数相加，若x阶码的补码为11010（采用双符号位），y阶码的补码为11101（采用双符号位），则第一步对阶时，阶码应统一为____（采用双符号位补码表示）。

50、两个浮点数相加，若x阶码的补码为11110（采用双符号位），y阶码的补码为11001（采用双符号位），则完成第一步对阶后，应将其中一个尾数右移____位（填写一个十进制阿拉伯数字）。

51、在浮点数加减法运算中，若第二步尾数加减之后的结果溢出，则应执行向____规格化。

52、在浮点数加减法运算的第四步舍入操作中，有可能需要进行向____规格化。

第四章存储系统（二）

4.6 多体交叉存储器随堂测验

1、一个4体并行低位交叉存储器，每个模块的容量是64k×32位，存取周期为200ns，假定四个存储可以连续访问，以下说法中，（ ）是正确的。（单选)
    a、在连续工作一段时间后，200ns内储器向cpu提供256位二进制信息
    b、连续工作一段时间后，200ns内存储器向cpu提供128位二进制信息
    c、在连续工作一段时间后，200ns存储器向cpu提供32位二进制信息
    d、以上答案都不正确

2、下列关于多体交叉存储器的描述中，正确的是 （ ）（多选）
    a、通过并行访问提高存储系统的访问速率
    b、通过增加数据总线的位数提高存储系统访问速率
    c、通过提高存储单体的速率提高存储系统的访问速率
    d、实现对不同存储单体数据的并行访问对数据的分布有要求

3、为了通过交叉访问提高存储系的访问速率，必须满足下列条件 （ ）（多选）
    a、采用低位地址交叉
    b、采用高位地址交叉
    c、满足局部性原理
    d、采用最优调度算法

4、下图为能实现并行访问的多体交叉存储系统示意图。 设存储单体的存储周期为t1、存储系统的周期为t2、总线的传输周期为 t . 下列描述中正确的是 （ ）（多选）
    a、是高位多体交叉
    b、是低位多体交叉
    c、t1=t2
    d、cpu连续并行访问m个字的总时间为 t1 (m -1)t

4.7 cache的基本原理随堂测验

1、为实现 cache地址映射，需要将来自cpu的物理地址根据映射方式进行不同划分，下列描述中错误的是 （ ）（单选）
    a、全相联映射方式下，将地址划分为主存块地址和块内偏移地址两部分
    b、直接相联映射方式下，根据cache大小将地址划分为标记（tag）、索引(index)和块内偏移地址三部分。其中index指向cache特定行位置
    c、组相联映射方式下，根据cache 分组数大小将地址划分为标记（tag）、索引(index)和块内偏移地址三部分。其中index指向cache特定组位置
    d、k路组相联是指chche被分成k组

2、下列关于cache的描述中正确的是 （ ）（多选）
    a、缓解快速cpu与慢速主存之间的速度差异
    b、实现cache目标的理论基础是局部性原理
    c、在存储体系中，cache处于cpu和主存之间
    d、cache的写穿策略是指cpu写cache的同时也把数据写入主存

3、下列关于cache结构的描述中正确的是 （ ) （多选）
    a、标记存储体存放从主存地址中剥离出的标记(tag)
    b、数据存储体存放与主存交换的数据
    c、有效位(valid)用于判断cache的数据是否有效
    d、脏位(dirty)用于判断主存的相关数据是否有效

4、下列属于协助cache工作所需的部件或功能是 （ ）（多选）
    a、相联存储器
    b、调度替换算法
    c、脏位和有效位比较电路
    d、标记比较电路

4.8 相联存储器随堂测验

1、相联存储器是一种按内容访问的存储器,这里的"内容"是指 （ ） （单选）
    a、所访问的数据
    b、主存地址
    c、从主存地址中分离出的标记(tag)
    d、从主存地址中分离出来的索引(index)

2、下列关于相联存储器的描述中，正确的是 （ ） （单选）
    a、在实现技术相同的情况下，容量较小的相联存储器，速度较快
    b、相联存储器结构简单，与静态存储器的访问方式基本相同
    c、为提高查找速度，相联存储器的存储体应采用动态存储单元
    d、访问相联存储器时既需要内容，也需要地址

3、下列关于相联存储器的描述中，正确的是 （ ）（多选）
    a、按地址进行并行访问
    b、对访问的内容进行并行比较
    c、按关键字实现快速查找
    d、相联存储器中存放的是主存数据的副本

4.9 cache地址映射与变换方法随堂测验

1、某计算机的cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的cache组号是（ ）（组号从0开始编号）（单选）
    a、1
    b、2
    c、4
    d、6

2、某计算机的cache共有8块，采用直接映射，每个主存块大小为32字节（按字节编址）。主存129号单元所在主存块应装入到的cache块号是（ ）（块号从0开始编号） （单选）
    a、1
    b、2
    c、4
    d、6

3、下图为直接地址映射原理图 图中a、b、c、d是地址映射中要用到的信息或功能部件。下列关于a、b、c、d的描述中，正确的是（ ）（单选）
    a、a为标记位，b为与门， c为比较电路，d为块内偏移地址
    b、a为有效位，b为与门， c为比较电路，d为索引字段
    c、a为有效位，b为比较电路， c为与门，d为块内偏移地址
    d、a为有效位，b为比较电路， c为与门，d为索引字段

4、下列关于cache的描述中，正确的是 （ ）（多选）
    a、cache的设计思想是在合理成本下提高其访问的命中率
    b、cache的功能全部由硬件实现
    c、cache块（行）的大小与主存块的大小一致
    d、k=1的组相联就是直接相联

4.10 替换算法随堂测验

1、下图为cpu访问主存的信息流和目前cache被使用的情况，如果采用lru算法，则图中时刻5时，新调入的数块将替换时刻4时的数据块是 （ ) (单选）
    a、20
    b、10
    c、32
    d、19

2、假定cache被划分成4行，采用全相联映射和lfu替换算法，cpu访问的数据块流依次为 22，11，22，19，11，16，19，4 。则cpu访问数据块4时，将发生的调度操作是 （ ） （单选）
    a、调出数据块22
    b、调出数据块11
    c、调出数据块19
    d、调出数据块16

3、下列关于cache中使用替换算法的描述中 ，正确的是 （ ） （ 多选）
    a、使用替换算法的目的是为了节约cache的存储空间
    b、使用替换算法的目的是为了提高cache的命中率
    c、替换算法既可采用硬件方式也可采用软件方式实现
    d、cache容量确定，cpu访问信息确定的情况下，不同替换算法的效果相同

4.12 虚拟存储器随堂测验

1、虚拟存储器的最大容量是由（ ）决定的 （单选）
    a、计算机系统的地址结构和外存空间
    b、页表长度
    c、内存空间
    d、逻辑空间

2、下列关于虚拟存储器的描述中 ，正确的是 （ ） （多选）
    a、cpu基于虚拟地址访问虚拟存储器
    b、页式虚拟存储器中，虚拟页的容量与主存物理块的容量相同
    c、构成虚拟存储器需要硬件与软件的配合
    d、采用虚拟存储技术解决了主存容量不足的问题

3、下列属于构建虚拟存储器要用的技术/部件的是 （ ） （多选 ）
    a、页表
    b、mmu (存储管理单元)
    c、cache （高速缓冲存储器）
    d、磁盘等外存储器

4、某页式虚拟存储器容量为4g ,主存容量为512m,页大小为8k,下列关于该虚拟存储器的描述中，正确的是 （ ） （ 多选）
    a、虚拟地址为32位
    b、物理地址29位
    c、页表中的页表项数为 2^19项
    d、页内偏移地址为13位

4.13 tlb随堂测验

1、下列关于tlb的描述中，正确的是 （ ）
    a、tlb中存放的是页表项
    b、tlb的工作原理是局部性原理
    c、引入tlb的目的快速实现虚实地址转换
    d、tlb中采用了类似cache的映射方法

2、下列关于使用tlb的虚实地址转换过程的描述中，错误的是 （ ） （多选）
    a、cpu基于虚地址访问tlb
    b、在虚实地址转换过程中，可能更新tlb
    c、tlb命中后其直接输出物理地址
    d、tlb的功能由硬件实现

4.14 raid随堂测验

1、磁盘冗余陈列raid利用冗余实现高可靠性，其中raid1的磁盘利用率为（） (单选)
    a、25%
    b、50%
    c、75%
    d、100%

2、下列raid技术中无法提高可靠性的是 （ ）（单选）
    a、riad 0
    b、raid 1
    c、raid 10
    d、raid 01

3、下列raid中无法提高读写性能的是 （ ） （单选）
    a、raid 0
    b、raid 1
    c、raid 3
    d、raid 5

4、8个300g的硬盘按raid5配置后可用的容量为 （ ）（单选）
    a、1200g
    b、1.8t
    c、2.1t
    d、2400g

第五次单元测验

1、cpu可直接访问的存储器是
    a、主存
    b、磁盘
    c、光盘
    d、磁带

2、主存储器和cpu之间增加高速缓冲存储器（cache）的目的是
    a、提高存储系统访问速度
    b、简化存储管理
    c、扩大主存容量
    d、支持虚拟存储技术

3、存储字长是指（）
    a、存放在一个存储单元中的二进制位数
    b、存储器地址线的二进制位数
    c、存储单元总数
    d、寄存器的数据位数

4、计算机字长32位，主存容量为128mb，按字编址，其寻址范围为（）
    a、0~32m-1
    b、0~128m-1
    c、0~64m-1
    d、0~16m-1

5、字位结构为256kｘ4位sram存储芯片，其地址引脚与数据引脚之和为（）
    a、22
    b、18
    c、24
    d、30

6、某sram芯片，存储容量为64k×16位，该芯片的地址线和数据线数目分别为
    a、16,16
    b、64,16
    c、16,64
    d、64, 64

7、假定用若干块4k *4位的存储芯片组成一个8k*8位的存储器，则地址0b1f所在芯片的最小地址是
    a、0000h
    b、0600h
    c、0700h
    d、0b00h

8、计算机系统中的存储器系统是指
    a、cache、主存储器和外存储器
    b、ram和rom存贮器
    c、cache
    d、磁盘存储器

9、用若干片2kx4位的存储芯片组成一个8kx8位的存储器，则地址0b1fh所在的芯片在全局的最大地址是
    a、0fffh
    b、0cffh
    c、0bffh
    d、1bffh

10、动态存储器刷新以 （） 为单位进行
    a、行
    b、存储单元
    c、列
    d、字节

11、下列存储器类型中，速度最快的是
    a、sram
    b、dram
    c、flash memory
    d、eprom

12、在程序执行过程中，cache与主存的地址映象是由
    a、用户编写程序完成
    b、操作系统完成
    c、编译系统完成
    d、硬件自动完成

13、某计算机的存储系统由cache和主存组成。某程序执行过程共访存2000次 ，其中访问cache缺失(未命中） 100次 ， 则 该程序执行过程中cache的命中率为
    a、80%
    b、85%
    c、90%
    d、95%

14、在 cache的地址映射中， 若主存中的任意一块均可映射到cache内任意一行的位置上， 则这种映射方法称为
    a、全相联映射
    b、直接映射
    c、2-路组相联映射
    d、混合映射

15、相联存储器是按( )进行寻址访问的存储器
    a、地址
    b、内容
    c、堆栈
    d、队列

16、以下哪种情况能更好地发挥cache的作用
    a、程序中存在较多的函数调用
    b、程序的大小不超过内存容量
    c、程序具有较好的时间和空间局部性
    d、递归子程序

17、假定主存按字节编址，cache共有64行，采用4路组相联映射方式，主存块大小为32字节，所有编号都从0开始。问主存第3000号单元所在主存块对应的cache组号是
    a、1
    b、5
    c、13
    d、29

18、下列关于主存与cache地址映射方式的叙述中正确的是
    a、全相联映射方式比较适用于大容量cache
    b、直接映射是一对一的映射关系，组相联映射是多对一的映射关系
    c、在cache容量相等条件下，直接映射方式的命中率比组相联方式有更高的命中率
    d、在cache容量相等条件下，组相联方式的命中率比直接映射方式有更高的命中率

19、下列关于cache的说法中，错误的是
    a、cache对程序员透明
    b、cache行数据块大小与主存块大小一致
    c、分离cache(也称哈佛结构)是指存放指令的cache与存放数据cache分开设置
    d、读操作也要考虑cache与主存的一致性问题

20、下列关于cache的论述中，正确的是
    a、采用直接映射时，cache无需使用替换算法
    b、采用最优替换算法，cache的命中率可达到100％
    c、加快cache本身速度，比提高cache命中率更能提升存储系统的等效访问速度
    d、cache的容量与主存的容量差距越大越能提升存储系统的等效访问速度

21、某计算机系统中，cache容量为512 kb，主存容量为256 mb，则cache -主存 存储系统的等效容量为
    a、512kb
    b、256mb
    c、256 mb 512 kb
    d、256 m- 512 kb

22、下列关于cache的描述中正确的是
    a、cache存储器是内存中的一个特定区域
    b、cache存储器的存取速度介于内存和磁盘之间
    c、cache存储器中存放的内容是主存的副本
    d、cache中存放的是正在处理的部分指令和数据

23、计算机中，正在运行的程序必须位于（）中
    a、辅助存储器
    b、寄存器
    c、主存储器
    d、cache存储器

24、关于 cache存储系统，下列说法正确的是
    a、在数据区容量相同时，块越小命中率越高
    b、在数据区容量相同时，块越大命中率越高
    c、在数据块大小相同时，数据区越大命中率越高
    d、在数据块大小相同时，标记位越少命中率越高

25、在程序的执行过程中，cache和主存的地址映射是由
    a、操作系统来管理的
    b、程序员调度的
    c、由硬件自动完成
    d、软硬件共同完成

26、下面有关cache的说法中正确的是
    a、设置cache的目的，是解决cpu和主存之间的速度匹配问题
    b、设置cache的理论基础，是程序访问的局部性原理
    c、cache与主存统一编址，cache地址空间是主存的一部分
    d、cache功能均由硬件实现，对程序员透明

27、关于内存的下列说法中，错误的是
    a、内存的存取速度不能低于cpu速度，否则会造成数据丢失
    b、程序只有在数据和代码等被调入内存后才能运行
    c、采用虚拟内存技术后程序可以在硬盘上直接运行
    d、某计算机内存容量为8gb，按字节编址，那么它的地址总线为33

28、下列关于ram和rom的叙述中，正确的是
    a、ram是易失性存储器，rom是非失性存储器
    b、ram和rom都采用随机存取的方式进行访问
    c、cache可选ram、rom做数据存储体
    d、rom和ram都不需要刷新

29、下列属于衡量存储器技术指标的是
    a、存储容量
    b、存取时间
    c、存储周期
    d、每个存储单元二进制位数

30、不需要定时刷新的半导体存储器芯片是
    a、sram
    b、dram
    c、eprom
    d、flash memory

31、dram比sram慢，可能的原因包括
    a、dram需要刷新
    b、dram 采用电容存储信息
    c、dram容量过大
    d、dram 采用了矩阵结构

32、全部使用4片32k*8位的sram存储芯片，可设计的存储器有
    a、128k* 8位
    b、32k* 32位
    c、64k* 16位
    d、128k* 16位

33、符合存储体系构建思想的是
    a、时间局部性
    b、空间局部性
    c、编程采用顺序结构
    d、编程采用分支结构

34、以下说法正确的是
    a、静态存储器存取速度比动态存储器要快
    b、静态存储器的存储元不需要刷新
    c、动态存储器的动态性体现在不断刷新
    d、静态存储器和动态存储器都是随机存取存储器

35、下列说法正确的是
    a、cpu执行程序的过程就是不断从主存取指令和数据的过程
    b、顺序结构、循环结构使得程序执行具有局部性
    c、分支结构和选择结构增强了程序执行局部性
    d、程序执行时把所有的数据都放在主存中

36、下列说法正确的是
    a、cache内容是主存内容的副本
    b、寄存器和cache之间以寄存器长度大小为单位进行数据传输
    c、cache和主存之间以块为单位进行数据传输
    d、cache和主存之间的数据交换由软件负责管理

37、设主存共64k个存储单元，存储单元按字节编址。cache共有4组，每组2行，每行含1个有效位，每块16字节，下列说法正确的是
    a、cache每行含有2块
    b、直接映射时，cache行没有标记位
    c、cache存储单元地址位数为7
    d、cache每行信息有139位

38、下列有关cache的说法正确的是
    a、cache存储器是随机存取存储器
    b、cache存储器需要动态刷新
    c、机器刚开机时，cache存储器的有效位都为0
    d、cache存储器需要和主存配合一起使用

39、下列有关cache-主存存储系统说法正确是
    a、直接映象方式下，某个主存单元所在的块只能映射到一个唯一确定的cache行
    b、直接映象方式下，某个主存单元所在的块可以映射到不同的cache行
    c、直接映象方式下，cache的每一组只有一行
    d、直接映象方式下，cache没有标记位

40、下列有关cache-主存存储系统说法正确是
    a、全相联映象方式下，某个主存单元所在的块只能映射到一个唯一确定的cache行
    b、全相联映象方式下，某个主存单元所在的块可以映射到任意一个cache行
    c、全相联映象方式下，cache的每一组只有一行
    d、全相联映象方式下，cache只有一组

41、下列有关cache-主存存储系统说法正确是
    a、组相联联映象方式下，某个主存单元所在的块可以映射到任意cache组
    b、组相联映象方式下，某个主存单元所在的块可以映射到某个确定组的任意一个cache行
    c、组相联映象方式下，cache的每一组有多行
    d、组相联映象方式下，cache有多组

42、下列有关cache-主存存储系统说法正确是
    a、直接映象方式下，不需要替换算法
    b、直接映象和全相联映象是组相联映象的特例
    c、对同一个主存大小，全相联映象时，cache标记字段的长度最长，相等比较电路也最多。
    d、组相联映象时，替换算法仅需考虑组内的行替换

43、下列有关cache-主存存储系统说法正确是
    a、cpu若访问cache不命中，则此时需要将主存块装入cache行
    b、cpu若访问cache时，能够从cache获取想要访问的内存的数据，则称为cache命中
    c、cache命中率可以达到100%
    d、一般而言，随着cache容量增大，命中率也会有所提升

44、下列有关cache-主存存储系统说法正确是
    a、cpu访问cache时，传给cache的是主存的地址
    b、全相联映象方式下，主存地址划分为2个部分，分别是标记字段和块内地址字段
    c、直接映象方式下，主存地址划分为3个部分，分别是标记、组号和块内地址字段，其中组号字段的位数和cache的行地址编码位数相同
    d、组相联映象方式下，主存地址划分为3个部分，分别是标记、组号和块内地址字段，其中组号字段的位数和cache的组数编码位数相同

45、下列有关cahe行替换算法说法正确是
    a、lru是指最近最久未使用算法，采用此算法时，可以给每个cache行设置一个计数器
    b、lfu是指最近最不经常使用算法，采用此算法时，会将最近一段时间使用次数最少的cache行替换掉
    c、fifo是指先进先出算法，该算法的没有考虑到程序执行的局部性，因而命中率低
    d、cache块替换算法仅适用于组相联和全相联映象方式

46、某计算机主存容量为64k*16,其中rom区为4k，其余为ram区，按字节编址。现要用2k*8位的rom芯片和4k*8位的ram来设计该存储器，则需要ram芯片数是( )（填写阿拉伯数字）

47、假定主存按字节编址，cache共有64行，采用直接映射方式，主存块大小为32字节，所有编号都从0开始。问主存第3000号单元所在主存块映射到的cache行号是( )。（本题中的数字都是十进制数，答案也填十进制数）

48、计算机主存容量8mb，分为4096个主存块，cache数据区容量为64kb，若cache采用直接映射方式，则cache的总行数为( ) ( 只需要填写阿拉伯数字 )

49、假定主存和cache之间采用直接映射方式，块大小为16b。cache数据区容量为64kb，主存地址为32位，按字节编址。则主存地址组号字段有 ( )位

50、一个组相联高速缓存由64块组成，每块有256字节，分为8组，主存有4096个块。则主存地址划分中 ，标记字段的二进制位数为（ ）位 （只需要填写阿拉伯数字）

51、假定主存和cache之间采用直接映射方式，块大小为16b。cache数据区容量为64kb，主存地址为32位，按字节编址。则主存地址标记字段长度为( )位。（填写阿拉伯数字）

52、假定主存和cache之间采用直接映射方式，块大小为16b。cache数据区容量为64kb，主存地址为32位，按字节编址。设cache每行有一个有效位，则cache总容量为( )字节。（填写阿拉伯数字）

53、某计算机的cache共有16行，采用2路组相联方式（即每组2行）。每个块大小为32字节，按字节编址。所有单元从0开始编址。主存单元129号单元所在的主存块应装入到cache的行号是（ ）。（填写阿拉伯数字）

第四章、存储系统（一）

4.1 存储系统层次结构随堂测验

1、哈弗结构 （harvard architecture）是指 （ ） （单选）
    a、数据和指令分别存放
    b、数据和指令统一存放
    c、指令和数据分时存放
    d、指令和数据串行存放

2、如果一个被访问的存储单元，很快会再次被访问，这种局部性是（ ）（单选）
    a、时间局部性
    b、空间局部性
    c、数据局部性
    d、程序局部性

3、下列关于存储系统层次结构的描述中正确的是（ ）（多选）
    a、存储系统层次结构由cache 、主存、辅助存储器三级体系构成
    b、存储系统层次结构缓解了主存容量不足和速度不快的问题
    c、构建存储系统层次结构的的原理是局部性原理
    d、构建存储系统层次结构还有利于降低存储系统的价格

4、下列属于加剧cpu和主存之间速度差异的原因的是（ ） （多选）
    a、由于技术与工作原理不同，cpu增速度明显高于主存增速率
    b、指令执行过程中cpu需要多次访问主存
    c、辅存容量不断增加
    d、辅存速度太慢

5、下列关于局部性的描述中正确的是 （ ） （多选）
    a、局部性包括时间局部行和空间局部性
    b、局部性是保证存储系统层次结构高效的基础
    c、顺序程序结构具有空间局部性
    d、循环程序结构具有时间局部性

4.2 主存中的数据组织随堂测验

1、设存储字长为64位,对 short 变量长度为16位，数据存储按整数边界对齐，关于short 变量 j 在主存中地址的下列描述中正确的是（ ） （此题为多选题）
    a、j的物理地址 mod 8 = 0
    b、j的物理地址 mod 8 = 1
    c、j的物理地址 mod 8 = 2
    d、j的物理地址 mod 8 = 3

2、设存储字长为64位,对 char 变量长度为8位，数据存储按整数边界对齐，关于char 变量 j 在主存中地址的下列描述中正确的是（ ） （此题为多选题）
    a、j的物理地址 mod 8 = 0
    b、j的物理地址 mod 8 = 1
    c、j的物理地址 mod 8 = 2
    d、j的物理地址 mod 8 = 3

3、下列关于大端与小端模式的描述中，正确的是 （ ） （此题为多选题）
    a、大端模式(big-endian)是指数据的低位保存在内存的高地址中，而数据的高位，保存在内存的低地址中
    b、小端模式(little-endian)是指数据的低位保存在内存的低地址中，而数据的高位保存在内存的高地址中
    c、0x12345678 按大端模式存放时，其所在存储单元最低字节单元存放的数据是0x12
    d、0x12345678 按小端模式存放时，其所在存储单元最高字节单元存放的数据是0x12

4、下列关于存储字长的描述中正确的是（ ） （此题为多选题）
    a、主存一个单元能存储的二进制位数的最大值
    b、存储字长与所存放的数据类型有关
    c、存储字长等于存储在主存中数据类型包含的二进制位数
    d、存储字长一般应是字节的整数倍

5、某计算机按字节编址，数据按整数边界存放，可通过设置使其采用小端方式或大端方式，有一个float 型变量的地址为 ffff c000h ,数据 x = 12345678h，无论采用大端还是小段方式，在内存单元 ffff c001h，一定不会存放的数是 （ ） （此题为多选题）
    a、12h
    b、34h
    c、56h
    d、78h

4.3 静态存储器工作原理随堂测验

1、某计算机字长16位，其存储器容量为64kb，按字编址时，其寻址范围是（ ） （单选）
    a、64k
    b、32kb
    c、32k
    d、64kb

2、一个16k*32位的sram存储芯片，其数据线和地址线之和为（ ）（单选）
    a、48
    b、46
    c、36
    d、39

3、一个16k*32位的sram存储芯片，其内部采用位数相同的行列地址译码器，则其内部译码输出线的总量为（ ）（单选）
    a、2^14
    b、2^7
    c、2^8
    d、2^16

4、下列关于sram工作原理的描述中 ，错误的是（ ）（单选）
    a、6管sram中保存“1"的存储单元有两个工作管处于饱和导通状态
    b、6管sram中保存“0"的存储单元有两个工作管处于饱和导通状态
    c、对任何一个sram存储单元的读写,一定需要通过对应的行选通和列选通信号使与该存储单元对应的4个门控管都处于选通状态
    d、现有一个1kb的sram存储器,若只使用其低端地址的前16个单元,则只要使用该存储器的前4位地址线,其余地址线可以不做任何端接处理

4.4 动态存储器工作原理随堂测验

1、某动态存储器存储单体的容量是64k*8位,采用双译码结构且地址线平均送到两个译码器，刷新周期是2ms 。下列关于动态存储器的描述中正确的是（ ）（多选）
    a、动态存储器的刷新按行进行
    b、该动态存储器的刷新地址计数器的模为2^8
    c、该动态存储单体的数据线和地址线之和为16
    d、该刷新地址计数器在2ms内必须进行一轮计数循环

2、下列属于导致dram 比sram慢的原因是（ ）（多选）
    a、dram需要刷新操作
    b、dram 读写过程中其地址分行、列分时传送
    c、读操作前先要进行预充操作
    d、dram的容量比sram容量大

3、下列关于dram刷新的描述中，正确的是（ ）（多选）
    a、刷新地址可由cpu给出
    b、集中刷新虽然保持了存储单体的高速特性，但存在死时间
    c、异步刷新方式既保持了存储单体的高速特性，也不存在死时间
    d、分散刷新由于刷新次数过多，大大降低了存储单体的性能

4、下列关于动态存储器的描述中，正确的是 （ ) （多选）
    a、读操作也具有刷新功能
    b、dram 比相同工艺的sram要慢
    c、某dram芯片地址引脚数据为12根，则其容量为16m
    d、工具dram 的工作原理可知，相同容量的dram 比sram 功耗低

4.5 存储扩展随堂测验

1、假定用若干块4k *4位的存储芯片组成一个8k*8位的存储器，则地址1b1f所在芯片的最大地址是（ ）（单选）
    a、1bffh
    b、1fffh
    c、1000h
    d、0b00h

2、假定用编号为0-3片16k *8位的存储芯片组成一个64k*8位的存储器，从第0片到第3片依次使用64k存储空间中从低到高的16k空间，则编号为2的存储芯片在64k全局空间中的地址范围是（ ） （单选）
    a、8000h - bfffh
    b、c000h - ffffh
    c、4000h-7fffh
    d、2000h-5fffh

3、下列关于存储扩展的描述中，错误的是（ ）（单选）
    a、字扩展时，存储芯片的片选信号一般由地址译码器产生
    b、只做位扩展时，所有存储芯片的片选信号都固定接0
    c、cpu的读写控制线应连接到sram的读写控制线
    d、只做字扩展时，不同存储芯片相同编号的数据位（如d2）不能连接到cpu数据总线的同一位上

第六次单元测验

1、存储器的基本存储单位称为存储元，一个存储元可以存储（）位二进制信息
    a、1
    b、2
    c、8
    d、任意

2、随机存取存储器的简称是（）
    a、ram
    b、rom
    c、pom
    d、rma

3、以下位于cpu内的存储器是（）
    a、寄存器
    b、主存储器
    c、辅助存储器
    d、光盘存储器

4、对于随机存取存储器，以下说法正确的是（）
    a、存取时间因信息存放位置不同而不同
    b、存取时间不因信息存放位置不同而不同
    c、地址越小，存取速度越快
    d、地址越小，存取速度越慢

5、对于顺序存取存储器，以下说法正确的是（）
    a、存取时间因信息存放位置不同而不同
    b、存取时间不因信息存放位置不同而不同
    c、地址越小，存取速度越快
    d、地址越大，存取速度越快

6、以下属于随机存取存储器的是（）
    a、主存储器
    b、光盘存储器
    c、寄存器
    d、磁带

7、只读存储器的简称是（）
    a、ram
    b、rom
    c、mor
    d、mar

8、计算机内存主要用存放（）
    a、程序
    b、数据
    c、文件
    d、程序和数据

9、cpu和（）称为主机
    a、寄存器
    b、主存储器
    c、辅助存储器
    d、cache存储器

10、计算机中，正在运行的程序必须位于（）中
    a、辅助存储器
    b、寄存器
    c、主存储器
    d、cache 存储器

11、某主存储器有512mb,则其地址引脚有（）位
    a、9
    b、19
    c、29
    d、32

12、short型变量在主存储器中需要对齐存储，其存储的起始地址的低（）位为0
    a、1
    b、2
    c、3
    d、4

13、float型变量在主存储器中需要对齐存储，其存储的起始地址的低（）位为0
    a、1
    b、2
    c、3
    d、4

14、double型变量在主存储器中需要对齐存储，其存储的起始地址的低（）位为0
    a、1
    b、2
    c、3
    d、4

15、某主存储器有512mb,若按照字节编址，则其地址范围为（）
    a、0x00000001 - 0x3fffffff
    b、0x00000001 - 0x1fffffff
    c、0x00000000 - 0x1fffffff
    d、0x00000000 - 0x3fffffff

16、存储系统由2个或2个以上的存储器构成，这两个存储器通常具有如下特点（）
    a、容量相同，价格相同，存取速度不相同
    b、容量不同，价格相同，存取速度相同
    c、容量相同，价格不同，存取速度相同
    d、容量不同，价格不同，存取速度也不同

17、存储系统设计和有效工作的依据是（）
    a、程序执行的时间局部性原理
    b、程序执行的空间局部性原理
    c、程序执行的顺序性原理
    d、程序执行具有时间局部性和空间局部性

18、“cache-主存”存储系统的目标是（）
    a、提升存储系统访问速度
    b、扩大存储容量
    c、降低容量
    d、降低价格

19、“主存-辅存”存储系统的目标是（ ）
    a、扩大存储容量
    b、提升存储速度
    c、降低容量
    d、降低价格

20、下图所示sram存储元中，下列说法正确的是（）
    a、t5和t6管受x地址译码线控制，当该译码线上有低电平时，t5和t6同时导通，a点和b点和左右两侧的位线连通
    b、t7和t8管受y地址译码线控制，当该译码线上有低电平时，t7和t8同时导通，左右两侧的位线分别和i/o以及连通
    c、存储元在读写时，x地址译码线和y地址译码线必须同时为高电平
    d、存储元在读写时，只要x地址译码线和y地址译码线有一个为高电平即可

21、如下图所示的sram存储器，包含了地址译码器，存储体，时序控制和读写电路共4个模块。若当前地址译码器的w1处于高电平，则下面说法正确的是（）
    a、地址寄存器的值为100001（a5...a0）
    b、地址寄存器的值为100000（a5...a0）
    c、第1排（1,0），（1,1），...，（1,7)这八个存储元被选中，可以对其进行读写操作
    d、第0列的64个存储元也会被选通，但只有（0,1）的数据能输出到读写电路

22、如图所示的双译码结构sram存储器中，以下说法不正确的是（）
    a、该存储器每次只能读写存储矩阵中一个存储元
    b、当对存储元（1,1,）进行读写时，地址a11-a0的值为0x041
    c、存储矩阵的每一列共用一对t7,t8管，用于进行列译码选通控制
    d、存储矩阵的每一列的每一个存储元都有一对t7,t8管，用于进行列译码选通控制

23、按照存储介质分类，存储器可以分为（）
    a、半导体存储器
    b、磁表面存储器
    c、光学存储器
    d、主存储器

24、按照存取方式分类，存储器可以分为（）
    a、磁表面存储器
    b、半导体存储器
    c、随机存储器
    d、顺序存储器

25、cache-主存构成的存储系统中，以下说法正确的是（）
    a、cache存储容量小，速度快，但每个存储元的价格贵，主存容量大，速度慢，每个存储元的价格相对便宜
    b、计算机执行程序时，通过将主存内容复制到cache来提升访问速度
    c、cache-主存构成的存储系统的存储容量是cache和主存容量之和
    d、cpu先访问cache,若cache有cpu需要的数据，则直接从cache取数据，从而提升存取速度

26、计算机中通常有如下2类存储系统，分别是（）
    a、主存-辅存构成的存储系统
    b、寄存器-主存构成的存储系统
    c、cache-主存构成的存储系统
    d、cache-辅存构成的存储系统

27、下图所示sram存储元中，下列说法正确的是（）
    a、用a点的电平高低表示存储的二进制信息1和0
    b、三极管t1和t2呈现互锁关系，b点连接t1的栅极，当b点为低电平（0）时，t1管截止，a点高电平（1）
    c、t3和t1管构成一个反相器（非门），其输入为t1的栅极，输出为a点；t4和t2管也构成一个反相器（非门），其输入为t2栅极，输出为b点，因此，该sram存储元采用2个非门互锁构成一个触发器电路，其中a点看成是q端，b点是/q端
    d、上述图所示的存储元存储了2位二进制信息

28、如图所示的双译码结构sram存储器中，以下说法正确的是（）
    a、存储矩阵共有4096个存储元
    b、当对存储元（0,0）进行读写时，地址a11-a0的值为0x000
    c、行地址译码器的输出用于选通存储矩阵某一行
    d、列地址译码器的输出用于选通存储矩阵某一列的左右位线

29、计算机系统中，主存地址从0开始编址。

30、主存掉电后信息不丢失。

31、大多数计算机的主存都是按照字节编址，即一个字节单元赋予一个地址。

32、主存储器的存储周期和存取时间相同。

33、单译码方式适合小容量存储器。

34、在大容量存储中，采用双译码方式不可以减少地址译码输出线数量，仅仅是为了实现选通某一个存储元。

35、存储系统和存储器含义相同。

36、静态随机存取存储器的英文全称是static random access memory,简称sram, 其存储的内容掉电不丢失。

37、静态存储器在撤销行地址选择和列地址选择信号后，存储元存储的信息会丢失。

38、静态存储器的一个存储元可以存放2位二进制信息。

39、静态存储器的存储元本质上是一个双稳态触发器。

第七次单元测验

1、cpu可直接访问的存储器是
    a、磁盘
    b、主存
    c、光盘
    d、磁带

2、主存储器和cpu之间增加高速缓冲存储器（cache）的目的是
    a、提高存储系统访问速度
    b、简化存储管理
    c、扩大主存容量
    d、支持虚拟存储技术

3、存储字长是指
    a、存储器地址线的二进制位数
    b、存放在一个存储单元中的二进制位数
    c、存储单元总数
    d、寄存器的数据位数

4、计算机字长32位，主存容量为128mb，按字编址，其寻址范围为
    a、0 ~ 32m-1
    b、0 ~ 128m-1
    c、0 ~ 64m-1
    d、0 ~ 16m-1

5、字位结构为256kｘ4位sram存储芯片，其地址引脚与数据引脚之和为
    a、18
    b、22
    c、24
    d、30

6、某sram芯片，存储容量为64k×16位，该芯片的地址线和数据线数目分别为
    a、64，16
    b、16，64
    c、16，16
    d、64,64

7、假定用若干块4k *4位的存储芯片组成一个8k*8位的存储器，则地址0b1f所在芯片的最小地址是
    a、0000h
    b、0600h
    c、0700h
    d、0b00h

8、计算机系统中的存贮器系统是指
    a、ram和rom存贮器
    b、cache
    c、磁盘存储器
    d、cache、主存贮器和外存贮器

9、用若干片2k´4位的存储芯片组成一个8k´8位的存储器，则地址0b1fh所在的芯片在全局的最大地址是
    a、0cffh
    b、0bffh
    c、1bffh
    d、0fffh

10、动态存储器刷新以 （） 为单位进行
    a、存储单元
    b、行
    c、列
    d、字节

11、下列存储器类型中，速度最快的是
    a、dram
    b、flash memory
    c、sram
    d、eprom

12、某计算机字长 32位，下列地址属性中属于按双字长边界对齐的是
    a、存储器地址线低三位全部为0
    b、存储器地址线低二位全部为0
    c、存储器地址线最低为0
    d、存储器地址线低三位取值随意

13、在32位的机器上存放0x12345678，假定该存储单元的最低字节地址为0x4000，则在小端存储模式下存在在0x4002单元的内容是
    a、0x12
    b、0x34
    c、0x56
    d、0x78

14、关于内存的下列说法中，错误的是
    a、内存的存取速度不能低于cpu速度，否则会造成数据丢失
    b、程序只有在数据和代码等被调入内存后才能运行
    c、采用虚拟内存技术后程序可以在硬盘上直接运行
    d、某计算机内存容量为8gb，按字节编址，那么它的地址总线为33位

15、下列关于ram和rom的叙述中，正确的是
    a、ram是易失性存储器，rom是非失性存储器
    b、ram和rom都采用随机存取的方式进行访问
    c、cache可选ram、rom做数据存储体
    d、rom和ram都不需要刷新

16、下列属于衡量存储器技术指标的是
    a、存储容量
    b、存取时间
    c、存储周期
    d、存储器带宽

17、不需要定时刷新的半导体存储器芯片是
    a、sram
    b、dram
    c、eprom
    d、flash memory

18、dram比sram慢，可能的原因包括
    a、dram需要刷新
    b、dram存储体行列地址线复用
    c、dram读之前需要预充电
    d、dram存储单元采用了双译码结构

19、全部使用4片32k*8位的sram存储芯片，可设计的存储器有
    a、128k* 8位
    b、32k* 32位
    c、64k* 16位
    d、128k* 16位

20、符合存储体系构建思想的是
    a、时间局部性
    b、空间局部性
    c、编程采用顺序结构
    d、编程采用分支结构

21、某计算机主存容量为64k*16,其中rom区为4k，其余为ram区，按字节编址。现要用2k*8位的rom芯片和4k*8位的ram来设计该存储器，则需要ram芯片数是 （填写阿拉伯数字即可）

22、设a=0x123456，计算机内存地址为由低到高。则采用小端方式下，最高地址存放的内容为（只填写2位阿拉伯数字）

23、某计算机存储器按照字节编址，采用小端方式存储数据，假定编译器规定int和short型长度分别为32位和16位，并且数据按照边界对齐存储。 某c语言的程序段如下： struct { int a; char b; short c; } record; record.a = 273; 若record变量的首地址为0xc008,则地址0xc008的内容是0x ( ) （只填写2个阿拉伯数字）

第五章 指令系统

5.1 指令系统概述及指令格式随堂测验

1、下列关于指令（机器指令）的描述中，正确的是（ ） （多选）
    a、是计算机系统中硬件与软件之间的接口
    b、是程序员操作计算机硬件的接口
    c、是冯诺依曼结构计算机实现“程序控制”原理的载体
    d、是指挥计算机指令特定操作的命令

2、下列关于指令的描述中，正确的是 （ ） （多选）
    a、指令的操作码定义了指令的功能
    b、指令的地址码字段是不可缺少的
    c、单地址指令只能处理一个数据
    d、指令的地址码字段可以表示一个地址，也可以表示一个数据

3、下列关于指令格式的描述中，正确的是（ ） （多选）
    a、对采用定长操作码的计算机而言，若需要支持65条指令，则其操作码字段最少需要7位
    b、若指令中每个地址字段位均为4位，则对rr型指令而言，可以 使用16个寄存器
    c、指令字长确定的情况下，指令的地址字段越多 ，则其位数就越少
    d、计算机硬件是影响指令格式设计的因素之一

5.2 寻址方式及指令寻址随堂测验

1、直接寻址的无条件转移指令执行的效果是将将指令地址送入 （ ） （单选）
    a、程序计数器 pc
    b、地址寄存器mar
    c、数据缓冲寄存器 mdr
    d、偏移地址累加器

2、下列关于寻址方式的描述中，正确的是（ ） （多选）
    a、包括指令寻址方式和数据的寻址方式
    b、形成指令和数据所在虚拟存储器地址的方法
    c、形成指令和数据所在主存地址的方法
    d、形成指令和数据在cache地址的方法

3、下列关于指令寻址方式的描述中，正确的是（ ） （多选）
    a、指令的有效地址通过指令中形式地址字段给出
    b、程序中有条件和无条件转移采用的就是跳跃寻址
    c、指令的不同寻址方式需要通过寻址方式特征位来标识
    d、顺序结构中cpu依次访问不同指令采用的就是顺序寻址

4、某计算机字长64位，采用单字长指令，下列描述中，正确的是（ ） （多选）
    a、指令字长为64位
    b、指令字长为16位
    c、顺序寻址时，pc <- (pc) 1
    d、顺序寻址时，pc <- (pc) 8

5.3 操作数寻址方式随堂测验

1、在数据寻址方式中,获取操作数最快的寻址方式是 ( ) ( 单选)
    a、寄存器寻址
    b、立即数寻址
    c、直接寻址
    d、间接寻址

2、若指令的形式地址中给出的是操作数的有效地址, 该指令采用的寻址方式是( ) ( 单选)
    a、直接寻址
    b、立即数寻址
    c、寄存器寻址
    d、变址寻址

3、假定计算机字长64位,采用单字长指令, 某指令采用间接寻址,则取操作数至少需要访问主存的次数为( ) (单选)
    a、1
    b、2
    c、3
    d、4

4、相对寻址方式中,指令所提供的相对地址是( ) (单选)
    a、本条指令在内存中的首地址为基准位置的偏移量
    b、本条指令的下条指令在内存中的首地址为基准位置的偏移量
    c、本条指令的上条指令在内存中的首地址为基准位置的偏移量
    d、本指令操作数的直接有效地址

5、下列关于操作数的寻址方式的描述中，正确的是（ ） （多选）
    a、直接寻址方式下 ，地址字段的位数影响数据的寻址范围
    b、间接寻址方式下 ，地址字段的位数影响数据的寻址范围
    c、立即数寻址方式下 ，地址字段的位数影响立即数的大小
    d、寄存器寻址方式下，地址字段的位数影响立即数的大小

5.4 指令格式设计随堂测验

1、采用将操作码字段扩展到没有使用的地址码字段的指令格式设计方案的主要目的是（ ） （单选）
    a、减少指令长度
    b、充分利用地址字段，提高指令效率
    c、保持指令长度不变，增加指令数量
    d、减少地址码数量

2、某计算机采用32位单字长二地址指令，每个地址码为12位（含寻址方式字段），若已经定义了250条二地址指令，则还可以定义多少条单地址指令 （ ) (单选）
    a、4k
    b、8k
    c、16k
    d、24k

3、某计算机字长32位，内存空间为4m ，采用单字长二地址指令，操作码长度固定。要求支持200条指令，要求支持的寻址方式为4种，下列寻址方式中，可支持访问整个存储空间的寻址方式是（ ) （多选）
    a、直接寻址
    b、寄存器寻址
    c、寄存器间接寻址
    d、变址寻址

4、某计算机机器字长和存储字长32位，采用双字长，下列描述中正确的是（ ）（多选）
    a、采用双字长指令有利于支持更多的指令和设计位数更多的地址字段
    b、顺序寻址方式下，pc <---- (pc) 8
    c、在该计算机中完成rs型指令，至少需要访问内存3次
    d、采用双字长指令有利于支持更多的寻址方式

5.5 mips指令概述随堂测验

1、某采用相对寻址的mips i 型指令，其立即数字段的值内容为 1110000011100011，则计算操作数有效地址时，与pc内容相加的偏移量是（ ） （ 单选）
    a、1111111111111111 1000001110001100
    b、1111111111111111 1110000011100011
    c、0000000000000000 1110000011100011
    d、0000000000000000 1000001110001100

2、下列关于mips特点的描述中，正确的是（ ） （多选）
    a、寻址方式简单
    b、属于精减指令集计算机risc
    c、只有load/store指令才访问存储器
    d、寄存器数量较多

3、mips指令分为r、 i、 j三种类型的指令，下列关于mips指令格式的描述中，正确的是（ ） （多选）
    a、指令长度固定
    b、操作码字段长度固定
    c、指令中寄存器字段长度固定
    d、立即数字段长度固定

4、下列关于 mips 寻址的下列描述中， 正确的是（ ） （ 多选）
    a、相对寻址时，将32位地址左移两位的目的是为了实现按32位整数边界对齐存放
    b、伪直接寻址时，26位直接地址左移两位的目的是为了使32位地址的低两位为0，实现按32位的整数边界对齐存放
    c、立即数寻址时，指令中的立即数直接送给指令中指定的寄存器
    d、mips指令中不单独设置寻址方式字段

5.6 mips指令详解随堂测验

1、下列关于mips r型指令的描述中，正确的是（ ） （多选)
    a、不同功能的r型指令使用的寄存器数量不一定相同
    b、所有r型指令的操作码op字段的值均为 000000
    c、r型指令既有算术运算指令，也有逻辑运算指令
    d、r型指令不支持访问主存的指令

2、下列关于mips i 型指令的描述中，正确的是（ ） （多选）
    a、i型指令包括访问内存的指令
    b、i 型指令包括条件转移指令
    c、i型指令包括立即数运算指令
    d、i 型指令支持给寄存器赋立即数的操作

3、下列关于 mips j型指令的描述中 ，正确的是 （ ） （多选）
    a、j型指令支持无条件跳转指令
    b、j型指令只使用伪直接寻址方式
    c、j 型指令执行后 ，pc寄存器的值最后两位一定为00
    d、所有j型指令均不使用mips的任何通用寄存器

第八次单元测试

1、在指令编码优化过程中，哈夫曼编码的核心思想
    a、使用频率高的指令用长码表示
    b、使用频率高的指令用短码表示
    c、使用频率高的指令用理论码表示
    d、使用频率高的指令用等长码表示

2、在指令码的优化中，能使平均码长最短的方法是
    a、2-7扩展编码
    b、哈夫曼编码
    c、等长码
    d、等长扩展码

3、 这14条指令的指令操作码用等长码方式编码，其编码的码长至少为多少位
    a、2
    b、3
    c、6
    d、4

4、关于数据寻址，说法不正确的是（ ）
    a、基址寻址主要用于解决程序在存储器中的定位问题。
    b、立即数寻址方式中操作码和操作数同时被取出，不必再次访问主存储器
    c、寻址方式根据指令中的地址段内容寻找真实的操作数以及下一条要执行的指令地址的方式。
    d、直接寻址方式的需要两次访问存储器才能得到操作数。

5、寄存器间接寻址方式中，操作数处在（ ）
    a、通用寄存器
    b、程序计数器
    c、主存单元
    d、堆栈

6、假定编译器对c源程序中的变量和mips寄存器进行了以下对应：变量f,g,h,i和j分别分配到寄存器 $s0, $s1, $s2, $s3, $s4，并将一条c赋值语句编译后生成如下汇编代码序列： add $t0, $s1, $s2 add $t1, $s3, $s4 sub $s0, $t0, $t1
    a、f=(g i)-(h j)
    b、f=(g j)-(h i)
    c、f=(g h)-(i j)
    d、f=(i j)-(g h)

7、常用的指令格式有（）
    a、零地址指令
    b、单地址指令
    c、二地址指令
    d、算数指令

8、下列操作数寻址方式中，需要访问内存的有（）
    a、寄存器寻址方式
    b、直接寻址方式
    c、立即数寻址方式
    d、相对寻址方式

9、操作数的地址，为某一寄存器内容与位移量之和可以是以下哪种寻址方式？
    a、直接寻址方式
    b、相对寻址方式
    c、基值寻址方式
    d、变址寻址方式

10、下列说法正确的是（ ）
    a、操作码长度决定指令的数目
    b、地址码通常包括操作数地址、地址偏移量、寻址方式
    c、地址码只能指示内存的地址
    d、操作码长为3，则可以表示8条指令

11、有某模型机共有7条指令i1—i7，它们的使用频度分别为：0.40，0.25，0.20，0.05，0.04，0.03，0.03，已知利用huffman算法，所构造的huffman树如下： 请问，该指令系统中操作码编码方式若采用等长二进制编码方法时，需多少个二进制码位？（ ），此外，如果采用huffman编码，那么平均码长是（ ）
    a、2
    b、3
    c、6
    d、3.20
    e、5.32
    f、2.25

12、mips指令系统的主要关注点包括：增加指令的类型和降低指令复杂度。

13、risc表示精简指令系统，cisc表示复杂指令系统

14、risc表示复杂指令系统，cisc表示精简指令系统

15、对给定的频度分布{pi}，由哈夫曼算法生成的哈夫曼树的结构是不唯一的，但是，得出哈夫曼编码的“平均码长”是唯一的

16、2-4扩展编码和2/4扩展编码是同一种扩展编码的2种表示

17、由于risc简化了指令系统，因此，risc上的目标程序比cisc上的目标程序短一些，程序运行的时间就会少一些

18、扩展编码要求所有的“短码”都不能是“长码”的前缀，否则会产生解码不唯一的问题。

19、操作数在寄存器中，为 寻址方式

20、mips 包含 个通用寄存器

21、以下指令 mov ax,bx 的寻址方式是______寻址方式.

22、 其中op是操作码，m定义寻址方式，a为形式地址。设pc和rx分别为程序计数和变址寄存器，字长16位 请问，该指令能定义多少种指令? _____________(仅填写数字)

23、mips 将寻址方式与指令的操作码相关联，因此不需要独立的寻址方式特征位字段，分为r型、______和j型三种指令类型

24、扩展编码有两种表示方法：一是码点数/码点数，另一种是______________

25、寻址方式是确定如何由形式地址计算出_________，并按此方法确定相应的硬件结构来自动实现特定的寻址方式。

26、计算机系统结构中，指令一般由________和地址码两部分构成。

第六章 中央处理器

6.1 cpu组成与功能随堂测验

1、控制ｃｐｕ内数据通路传送的部件是（　　）　（单选）
    a、程序控制器
    b、时序产生器
    c、指令译码器
    d、操作控制器

2、下列可能是cpu组成部件的是( ）（多选）
    a、程序计数器　ｐｃ
    b、指令寄存器ｉｒ
    c、累加器ａｃ
    d、算术逻辑运算单元　ａｌｕ

3、下列属于ｃｐｕ功能的是　（　　　）　（多选）
    a、算术逻辑运算功能
    b、存储控制功能
    c、操作控制功能
    d、异常控制功能

4、下列关于程序计数器的下列描述中，正确的是（　　　）　（多选）
    a、指令执行过程中会保存当前正在执行的指令地址
    b、指令执行过程中会保存下一条指令的地址
    c、其值不一定按ｐｃ＋“１”的方式改变
    d、ｃｐｕ中可以没有ｐｃ

6.2 数据通路随堂测验

1、下列关于数据通路的叙述中，正确的是（　　　）　（多选）
    a、数据通路是指令周期内信息传输的路径
    b、不同指令执行使用的数据通路可以不同
    c、同一指令在执行的不同阶段使用的数据路径不同
    d、不同数据路径不能使用相同的功能部件

2、下图是数据通路中反映时间关系的原理图。 下列关于该图中几个时间关系描述的描述中，正确的是（　　　　）　　（多选）
    a、建立时间 setup 指触发器时钟到来之前数据应该保持稳定不变时间，否则数据不能在该时钟有效时被打入触发器
    b、保持时间 hold 指触发器时钟到来之后数据应该保持稳定不变时间，否则数据不能在该时钟有效时被打入触发器
    c、clk-to-q是指时钟有效之后新输入的值稳定出现在输出端所经历的时延
    d、由此可知该电路的时钟最后最小值为 setup hold clk-to-q

3、下列关于数据通路结构及其影响的描述中，正确的是（ ） （多选）
    a、常用的数据通路有专用通路和共享通路两种
    b、相同指令在不同数据通路结构下数据路径不同
    c、完成相同指令在不同数据通路结构下需要的控制信号不同
    d、相同指令在不同数据通路结构下执行的效率不同

6.4 数据通路实例随堂测验

1、下图为单总线结构数据通路实例 关于该数据通路的下列描述中，正确的是（ ) (多选)
    a、pc “1" 的数据通路为 pc -> x -> alu ->z -> pc
    b、取指令的数据通路为： pc -> ar -> mem -> dr -> ir
    c、所有控制寄存器向总线数据的控制信号，如r2out, zout等都一定不能同时有效
    d、所有控制从总线向寄存器输入的控制信号，如xin，r2in等一定不能同时有效

2、下图为另一种单总线结构的cpu原理图 假定pcout 兼有使pc ”1"的功能，围绕该图的下列描述中，正确的是（ ） （多选）
    a、实现 pc "1"的数据通路是 pc -> pc
    b、取指令的数据通路为： pc-> ar -> 主存 -> dr -> ir
    c、pcout、drout 、 ira out 及 bus1->bus 都一定不能同时有效
    d、某采用间接寻址的指令其执行阶段的数据通路一定包含: ir -> ar ->主存 ->dr->ar->主存->dr

3、下图为基于专用通路的 cpu结构 围绕该图的下列描述中，正确的是（ ）（多选）
    a、取指令的数据通路为 pc-> 指令寄存器
    b、完成pc 增量操作的数据通路为： pc-> pc 1 部件-> pcbranch ->mux1->pc
    c、由于使用了专题通路结构和多路选择器，所有功能部件的输出将不再有数据冲突
    d、图中pc 既是指令地址寄存器也是数据地址寄存器

第六章 单元测验（一）控制器

1、cpu内通用寄存器的位长取决于（） （单选）
    a、存储器容量
    b、机器字长
    c、指令的长度
    d、cpu的管脚数

2、cpu组成中不包括（）（单选）
    a、指令寄存器
    b、地址寄存器
    c、指令译码器
    d、地址译码器

3、冯•诺依曼计算机中指令和数据均以二进制形式存放在存储器中，cpu依据（ ）来区分它们(单选)
    a、指令和数据的表示形式不同
    b、指令和数据的寻址方式不同
    c、指令和数据的访问时间不同
    d、指令和数据的地址形式不同

4、指令寄存器的位数取决于______。（单选）
    a、存储器的容量
    b、指令字长
    c、机器字长
    d、存储字长

5、ir寄存器中，存放当前执行的机器指令的那部分？（单选）
    a、操作码部分
    b、地址码部分
    c、操作码和地址码
    d、对应的汇编指令

6、pc存放的是下一条指令的地址，故pc的位数与（ ）的位数相同
    a、指令寄存器ir
    b、指令译码器id
    c、主存地址寄存器mar
    d、程序状态字寄存器pswr

7、某计算机字长32位，在执行指令的顺序寻址时，pc为字节地址，其增量值为（ ）（单选）
    a、1
    b、2
    c、4
    d、8

8、某计算机指令集中包含有rr型运算指令、访存指令load、store、分支指令branch和跳转指令jump。若采用单周期数据通路实现该指令系统，若指令存储器和数据存储器的时延都是3ns;alu时延为2ns;寄存器文件读写时延都是1ns。在不考虑多路复用器、控制单元、pc、符号扩展单元和传输线路等延迟的情况下，该计算机时钟周期至少为（ ）。（单选）
    a、6ns
    b、8ns
    c、9ns
    d、10ns

9、在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这种控制方式属于______。（单选）
    a、同步控制
    b、异步控制
    c、联合控制
    d、分散控制

10、下列不属于控制器功能的是（ ） （单选）
    a、指令的顺序控制
    b、操作控制
    c、算术与逻辑运算
    d、异常控制

11、不会影响指令执行流程的是 ( ) （单选）
    a、操作数的寻址方式
    b、cpu内总线结构
    c、指令的功能
    d、alu的进位方式

12、以下给出的事件中，无须异常处理程序进行处理的是（ ）。（单选）
    a、缺页故障
    b、访问cache缺失
    c、存储访问地址越界
    d、除数为0

13、当cpu内部cache发生缺失时，cpu如何处理（ ) (单选)
    a、进程调度
    b、执行其他指令
    c、进行异常处理
    d、等待数据载入

14、下列有关控制器各部件功能的描述中，正确的的是（ ） （多选）
    a、控制单元是其核心部件，用于对指令操作码译码并生成控制信号
    b、pc称为程序计数器，用于存放将要执行的指令的地址
    c、通过将pc按当前指令长度增量，可实现指令的按序执行
    d、ir称为指令寄存器，用来存放当前指令的操作码

15、程序计数器pc属于（ ）（多选）
    a、运算器
    b、控制器
    c、存储器
    d、cpu

16、下列有关指令周期的叙述中，正确的是（ ）。（多选）
    a、指令周期的第一个阶段一定是取指令阶段
    b、乘法指令和加法指令的指令周期总是一样长
    c、一个指令周期可由若干个机器周期或时钟周期组成
    d、单周期cpu中的指令周期就是一个时钟周期

17、关于程序计数器pc的叙述，正确的是（ ) (多选)
    a、指令顺序执行时，pc的值总是自动加1
    b、执行无条件转移指令后,其值变成转移目标地址
    c、程序执行过程中其值不会减小
    d、执行调用指令后，pc的值一定是被调用过程的入口地址

18、设ar表示cpu中的数据地址寄存器, 从数据通路的分析，和ar进行地址交换的电路有（ ）（多选）
    a、地址总线 ←ar
    b、ar ←alu
    c、ar ← ir的操作码部分
    d、ar ←ir的地址码部分

19、计算机主频的周期不是（）
    a、指令周期
    b、机器周期
    c、时钟周期
    d、存取周期

20、指令周期是（）
    a、cpu从主存取出一条指令的时间
    b、cpu从主存取出一条指令加上执行这条指令的时间
    c、一般由若干个时钟周期组成
    d、一般由若干个机器周期组成

第六章单元测验 （二）控制器

1、用以指定待执行指令所在主存地址的寄存器是______。（单选）
    a、指令寄存器ir
    b、程序计数器pc
    c、存储器地址寄存器mar
    d、数据缓冲寄存器

2、下列关于微程序和微指令的叙述中______是正确的。（单选）
    a、控制器产生的所有控制信号称为微指令
    b、微程序控制器比硬连线控制器相对灵活
    c、微程序控制器的速度一般比硬布线控制快
    d、同一条微指令可以发出互斥的微命令

3、某计算机采用微程序控制器的微指令格式采用编码方式组织，某互斥命令组由4个微命令组成，则微指令寄存器中相应字段的位数至少需( )。 （单选）
    a、2
    b、3
    c、4
    d、5

4、多周期cpu中，下列有关指令和微指令之间关系的描述中，正确的是（ ）。（单选）
    a、一条指令的功能通过执行一条微指令来实现
    b、一条指令的功能通过执行一个微程序来实现
    c、通过指令的寻址方式实现指令与微程序的映射
    d、通过指令的形式地址字段实现指令与微程序的映射

5、相对于微程序控制器，硬布线控制器的特点是（）（单选）
    a、指令执行速度慢，指令功能的修改和扩展容易
    b、指令执行速度慢，指令功能的修改和扩展难
    c、指令执行速度快，指令功能的修改和扩展容易
    d、指令执行速度快，指令功能的修改和扩展难

6、某型mips32指令架构的单周期cpu，其数据通路结构如下图 执行指令sub rd, rs, rt 时，应由控制器产生的控制信号pcsrc、regdst、alusrc、memtoreg、regwrite分别是( ) (单选)
    a、0、1、0、0、1
    b、1、1、0、0、0
    c、1、0、1、0、1
    d、0、1、0、1、0

7、cpu中用于存放当前正在执行的指令的部件是（）
    a、程序计数器pc
    b、指令寄存器
    c、指令译码器
    d、控制存储器

8、在微程序控制中，计算机执行一条指令的过程就是依次执行一个确定的（）的过程。
    a、微指令
    b、微命令集合
    c、微程序
    d、有序微操作

9、数据在功能部件之间传送的路径称为（）。
    a、数据通路
    b、数据总线
    c、控制总结
    d、地址总线

10、指令在执行过程中的数据通路（）。
    a、不一样
    b、一样
    c、只与机型有关
    d、与总线结构有关

11、指令译码器是对（）进行译码。
    a、整条指令
    b、指令的操作码字段
    c、指令的地址
    d、指令的操作数字段

12、下列说法中（）是正确的。
    a、指令周期等于机器周期。
    b、指令周期小于机器周期。
    c、指令周期大于机器周期。
    d、指令周期是机器周期的两倍。

13、三级时序系统提供的三级时序信号是（）
    a、指令周期、机器周期、节拍
    b、指令周期、机器周期、时钟周期
    c、机器周期、节拍、脉冲
    d、指令周期、微指令周期、时钟周期

14、微程序控制器的速度比硬布线控制器慢，主要是因为（）
    a、增加了从磁盘存储器读取微指令的时间
    b、增加了从主存储器读取微指令的时间
    c、增加了从指令寄存器读取微指令的时间
    d、增加了从控制存储器读取微指令的时间

15、微程序控制器中，机器指令与微指令的关系是（）
    a、每一条机器指令由一条微指令来执行
    b、一条机器指令由一段用微指令编成的微程序来解释执行
    c、一段机器指令组成的程序可由一个微程序来执行
    d、每一条微指令由一条机器指令来解释执行

16、微程序控制器中，微程序的入口地址是由（）形成的。
    a、机器指令的地址码字段
    b、微指令的微地址码字段
    c、机器指令的操作码字段
    d、微指令的微操作码字段

17、下列不符合risc特点的是（）
    a、指令长度固定，指令种类少
    b、寻址方式种类丰富，指令功能尽量增强
    c、设置大量通用寄存器，访问存储器指令简单
    d、选取使用频率较高的一些简单指令

18、下列关于指令执行流程控制信号同步的描述中，正确的是( ) （多选）
    a、控制信号的同步方式可能不唯一
    b、同步控制方式会增加指令的cpi
    c、同一时钟周期内允许有多个控制信号同时有效
    d、同一微命令不会在同一指令的不同cpu周期多次有效

19、下列有关取指令操作部件的叙述中，正确的是（ ）（多 选）
    a、取指令操作的延时主要由存储器的取数时间决定
    b、取指令操作可以和下条指令地址的计算操作同时进行
    c、单周期cpu数据通路中需使用指令寄存器存放取出的指令
    d、pc在单周期数据通路中不需要“写使能”控制信号

20、下列有关数据通路的叙述中，正确的是（ ） （多选）
    a、数据通路由若干操作元件和状态元件连接而成
    b、数据通路执行的功能由控制部件送出的控制信号选择控制
    c、alu属于操作元件，用于执行各类算术和逻辑运算
    d、通用寄存器属于状态元件，但不包含在数据通路中

21、下列关于取指阶段指令流程的描述中，正确的是( ) （多选）
    a、不同pc增量方式影响取指流程
    b、取指流程中只有一条数据通路
    c、cpu内总线结构影响取指流程
    d、取指流程包含取指和pc增量流程

22、下列有关多周期数据通路和单周期数据通路比较的叙述中，正确的是（） （多选）
    a、单周期处理器的cpi总比多周期处理器的cpi大
    b、指令执行过程中，单周期处理器中有效的控制信号取值一直不变，而多周期处理器中的有效控制信号的值可能会发生改变
    c、一条指令执行过程中，单周期数据通路中的每个部件只能被使用一次，而在多周期中同一个部件可使用多次
    d、多周期中部分器件可以复用

23、下面是有关mips架构的r-型指令数据通路设计的叙述正确的是（ ） （多选）
    a、在r-型指令数据通路中，一定会有一个具有读口和写口的通用寄存器组
    b、在r-型指令数据通路中，一定有一个alu用于对寄存器读出数据进行运算
    c、在r-型指令数据通路中，一定存在一条路径使alu输出被送到某个寄存器
    d、执行r-型指令时，通用寄存器堆的“写使能”控制信号一定为“1”

24、下面是有关mips架构的lw/sw指令数据通路设计的叙述正确的是（ ) (多选)
    a、在lw/sw指令数据通路中，一定有一个符号扩展部件用于偏移量的扩展
    b、在lw/sw指令数搌通路中，alu的控制信号一定为“add”（即alu做加法）
    c、寄存器堆的“写使能”信号在lw指令执行时为“1”，在sw指令执行时为“0”
    d、数据存储器的“写使能”信号在lw指令执行时为“0”，在sw指令执行时为“1”

25、在组合逻辑控制器中，指令寄存器ir提供的（）与微操作命令形成有关。
    a、操作码
    b、寻址模式
    c、操作数
    d、操作数地址

26、在组合逻辑控制器中,时序部件提供（），在微命令形成中发挥时序控制作用。
    a、取指周期
    b、脉冲信号
    c、节拍电位
    d、机器周期状态电位

27、控制器的控制方式有（）
    a、同步控制
    b、异步控制
    c、分散控制
    d、联合控制

28、下列说法正确的有（）
    a、在主机中，只有内存能存储数据
    b、控制存贮器的存取速度比主存贮器快
    c、控制存贮器的存取速度和主存贮器一致
    d、控制存贮器的容量比主存贮器容量小的多

29、微程序控制器与硬布线控制器相比，两者的特点有（）
    a、微程序控制器设计简单
    b、微程序控制器具有规整性和可扩展性
    c、同样的硬件资源，硬布线控制器的速度快于微程序控制器
    d、只有risc指令系统的计算机采用硬布线控制器

30、获得微指令地址的方式有（）
    a、下址字段
    b、指令操作码
    c、微程序计数器
    d、测试字段

31、执行指令时，指令在主存中的地址存放在指令寄存器中。

32、指令周期又称为cpu周期。

33、在微程序控制器中，微指令寄存器用来存放微程序。

34、机器的主频最快，机器的速度就最快。

第八章、输入输出系统

输入输出单元测试

1、从信息流的传送效率来看，（ ）工作效率最低
    a、单总线系统
    b、三总线系统
    c、双总线系统
    d、多总线系统

2、系统总线中地址的功能是（ ）。
    a、指定主存和i / o设备接口电路的地址
    b、选择主存单元地址
    c、选择进行信息传输的设备
    d、选择外存地址

3、某总线时钟频率100mhz，总线传输周期占用两个时钟周期，数据总线宽度16位，该总线带宽（ ）mbps。
    a、100
    b、200
    c、400
    d、800

4、当采用（ ）对设备进行编址情况下，不需要专门的i/o指令。
    a、统一编址法
    b、单独编址法
    c、两者都是
    d、两者都不是

5、当采用（ ）对设备进行编址情况下，cpu不需要专门的m/io#控制信号。
    a、统一编址法
    b、单独编址法
    c、两者都是
    d、两者都不是

6、信息只用一条传输线，且采用脉冲传送的方式称为（ ）。
    a、串行传送
    b、并行传送
    c、并串型传送
    d、分时传送

7、8086 cpu对i/o接口的编址采用了（ ）。
    a、i/o端口独立编址
    b、i/o端口和存储器统一编址
    c、i/o端口和寄存器统一编址
    d、输入端口和输出端口分别编址

8、采用dma方式传送数据时，每传送一次数据就要用一个（ ）时间。
    a、存储周期
    b、指令周期
    c、机器周期
    d、总线周期

9、某中断系统中，每抽取一个输入数据就要中断cpu一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区内。该中断处理需要x秒。另一方面，缓冲区内每存储n个数据，主程序就将其取出进行处理，这种处理需要y秒，因此该系统可以跟踪到每秒（ ）次中断请求。
    a、n /（nx y）
    b、n /（x y）n
    c、min[1 / x ,1 / y]
    d、max[1 / x ,1 / y]

10、中断向量地址是（ ）。
    a、中断服务子程序入口地址的指针
    b、公用中断服务子程序入口地址
    c、中断服务子程序入口地址
    d、中断返回地址

11、为了便于实现多级中断，保存断点和现场信息最有效的办法是采用（ ）。
    a、堆栈
    b、通用寄存器
    c、cache
    d、外存

12、在单级中断系统中，cpu一旦响应中断，则立即（ ），以防其他中断源产生另一次中断进行干扰。
    a、中断禁止
    b、中断允许
    c、中断屏蔽
    d、中断保护

13、周期挪用方式常用于（ ）方式的输入/输出中。
    a、dma
    b、中断
    c、程序传送
    d、通道

14、中断向量是（ ）。
    a、中断服务子程序入口地址的指针
    b、公用中断服务子程序入口地址
    c、中断服务子程序入口地址
    d、中断返回地址

15、描述pci总线中基本概念正确的句子是（ ）。
    a、pci总线的数据总线和地址总线复合使用
    b、pci总线属于系统总线
    c、主板上可以有多条pci总线插槽
    d、pci设备一定是主设备

16、系统总线中控制线的功能是（ ）。
    a、提供主存、i / o接口设备的控制信号
    b、提供主存、i / o接口设备的响应（反馈）信号
    c、提供数据信息
    d、提供地址信息

17、在（ ）的计算机体系结构中，外设可和主存储器单元统一编址 ，因此不需要专门的i/o指令。
    a、arm
    b、mips
    c、powerpc
    d、x86

18、下面叙述中，正确的描述是（ ）。
    a、cpu可以直接控制外设
    b、通道或者外围处理机可以直接控制外设
    c、cpu可以通过接口间接控制外设
    d、接口一般有设备缓冲寄存器、设备状态寄存器、命令寄存器、地址译码选择电路等组成

19、cpu响应中断时，进入“中断周期”，采用硬件方法保护并更新程序计数器pc内容，而不是由软件完成，主要是为了（ ）。
    a、能进入中断处理程序，并能正确返回原程序
    b、提高中断响应的速度
    c、节省主存空间
    d、易于编制中断处理程序

20、下面有关“中断”的叙述，正确的是（ ）。
    a、cpu的中断响应的最快速度是当前指令周期结束
    b、中断方式可以适用于随机出现的服务
    c、为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，必须进行断点保存操作
    d、cpu的中断响应的最快速度是当前机器周期结束

21、x86系统中，如果执行irq3的中断服务子程序时，8259a的irr=11100011,imr=10011111;这表示：
    a、irq7,irq6,irq5,irq1，irq0有中断请求，系统优先响应irq5
    b、irq0,irq1,irq2,irq6,irq7有中断请求，，系统优先响应irq1
    c、irq3不屏蔽irq1，irq2
    d、irq3不屏蔽irq5,irq6

22、x86的中的中断判优电路的描述，正确的是：
    a、中断周期，8259a把设备号放在数据总线
    b、中断周期，8259a把设备号放在地址总线
    c、中断响应优先级固定，irq0最高
    d、中断响应优先级固定，irq0最低

下一篇 >>

相关文章

  • 2023-01-04 06:31
  • 2023-01-04 06:21
  • 2023-01-04 05:19
  • 2023-01-04 05:03
  • 2023-01-04 04:41

最新文章

标签列表

备案号： 买球平台网址的版权所有 买球平台网址 copyright © 2012-2023 青果答案 all rights reserved. sitemap