数字电路与逻辑设计中国大学mooc完整答案-买球的app软件下载

    5998 人参与  2023-01-04 06:09:43    点这评论
    第一周 数制与码制

    数制与码制章节单元测验

    1、能够表示任意一个三位十进制数至少需要（ ）位二进制数。
        a、8
        b、9
        c、10
        d、11

    2、十进制数127.25对应二进制数为( )。
        a、1111111.01
        b、1000000010
        c、111110.01
        d、1100011.11

    3、十进制数28.43的余3bcd码是( )。
        a、00111000.01000011
        b、01011011.01110110
        c、01101100.10000111
        d、01111101.10011000

    4、数字信号是在数值上和时间上都是不连续的,( )是数字信号的典型代表。
        a、正弦波
        b、三角波
        c、矩形波
        d、尖峰波

    5、在数字电路和计算机中,只用( )个符号来表示所有信息。
        a、1
        b、2
        c、3
        d、4

    6、将二进制、八进制和十六进制数转换为十进制数的共同规则是( )。
        a、除以10看余数
        b、乘以十看向高位的进位
        c、按权展开
        d、以上均可

    7、以下关于格雷码的特点描述正确的是 ( )
        a、相邻2个代码之间只有1位不同
        b、相邻2个代码之间有2位不同
        c、相邻2个代码之间有3位不同
        d、相邻2个代码之间有4位不同

    8、负零的补码表示为（ ）
        a、1 00…00
        b、0 00…00
        c、0 11…11
        d、1 11…11

    9、相同位数的下列进制，（）表示的数值范围最大。
        a、二进制
        b、八进制
        c、十进制
        d、十六进制

    10、以下不属于二进制优点的是（）。
        a、易于电路表达
        b、二进制数字装置所用元件少,电路简单、可靠
        c、基本运算规则简单, 运算操作方便
        d、表示的数据范围大

    11、16进制表示中第i位的位权是16.

    12、常用的26个英文字符的大小写在计算机中是用其8421bcd码来表示的。

    13、两个数相减一定不会产生溢出现象。

    14、周围环境的温度属于模拟量。

    15、bcd码是指以二进制形式表示的十进制数。

    16、4位二进制数原码是0101，其补码是：

    17、4位二进制数原码是1101，其补码是： 。

    18、(11.25)h =( )b

    19、(11.25)h = ( )d

    20、判断两个符号相同的二进制数相加会产生溢出的依据是： 。

    第三周 逻辑代数基础2

    逻辑代数基础章节单元测验

    1、函数f=ab bc ac与p=aʹbʹ bʹcʹ aʹcʹ( )
        a、相等
        b、互为反函数
        c、互为对偶式
        d、答案都不正确

    2、逻辑函数f=(a bcʹ)ʹ(a b),当abc的取值为( )时,f=1。
        a、000
        b、011
        c、101
        d、111

    3、函数f=((a b)ʹ (b c)ʹ (c a)ʹ)ʹ是最简( )表达式。
        a、与非与非
        b、与或非
        c、或非或非
        d、或与

    4、n个变量可以构成( )个最小项。
        a、n
        b、2×n
        c、
        d、

    5、标准或与式是由( )构成的逻辑表达式。
        a、最大项之积
        b、最小项之积
        c、最大项之和
        d、最小项之和

    6、根据对偶规则，已知等式a(b c)=ab ac成立，则等式a bc=(a b)(a c) ( ).
        a、必然成立
        b、必然不成立
        c、不确定是否成立
        d、以上都不正确

    7、在逻辑函数中，对于变量的任一组取值，任意两个最小项的乘积为（ ）；对于变量的任一组取值，全体最小项之和为（ ）。
        a、0,0
        b、0,1
        c、1,0
        d、1,1

    8、函数f=ab aʹc bʹc cʹd dʹ的最简与或式为( )。
        a、1
        b、0
        c、ab
        d、ab d

    9、能使逻辑函数f=(a b cʹ)(a bʹ c)(aʹ b c)为零的变量(顺序为abc)组合是（ ）
        a、011,110,101
        b、010,001,100
        c、110,101,011
        d、110,101,111

    10、下列函数中,( )式是函数z=abʹ ac的最小项表达式。
        a、z=abʹc abc aʹbcʹ
        b、z=abʹc aʹbʹc abc
        c、z=ab bc ac
        d、z=abc abʹc abʹcʹ

    11、能使逻辑函数f=均为1的输入变量组合是( )。
        a、1101,0001,0100,1000
        b、1100,1110,1010,1011
        c、1110,0110,0111,1111
        d、111,1001,1010,0000

    12、标准与或式是由( )构成的逻辑表达式。
        a、最大项之积
        b、最小项之积
        c、最大项之和
        d、最小项之和

    13、函数f=ab bc，使f=1的输入abc组合为（ ）
        a、000
        b、010
        c、101
        d、110

    14、l=ab c的对偶式为（ ）
        a、a bc
        b、(a b)c
        c、a b c
        d、abc

    15、函数f（a,b,c）=ab bc ac的最小项表达式为（）
        a、f（a,b,c）=∑m(0,2,4)
        b、f（a,b,c）=∑m(3,5,6,7)
        c、f（a,b,c）=∑m(0,2,3,4)
        d、f（a,b,c）=∑m(2,4,6,7)

    16、对任一逻辑式 y，若将其中所有的与换成或，或换成与，0 换成 1 ，1 换成 0，原变量换成反变量，反变量换成原变量，则得到的结果就是y的对偶式 。

    17、相邻最小项是指只有 1个变量不同的最小项。

    18、在逻辑函数中,约束项是不可能或不允许出现的变量取值组合，其值总是等于 1。

    19、逻辑变量的取值，1比0大。

    20、因为逻辑表达式a b ab=a b成立，所以ab=0成立。

    21、根据对偶规则，如果2个逻辑式相等，则他们的对偶式不一定相等。

    22、根据对偶规则，如果2个逻辑式相等，则他们的对偶式一定相等。

    23、在逻辑函数中，对于变量的任一组取值，全体最大项之积为1。

    24、相邻最小项是指只有 个变量不同的最小项。

    25、将逻辑函数中约束项和任意项统称为 。

    26、在逻辑函数中,约束项是不可能或不允许出现的变量取值组合，其值总是等于 。

    27、在逻辑函数中，对于变量的任一组取值，任意两个最大项之和为 。

    28、卡诺图即变形的真值表，它的特点是逻辑相邻项在几何位置上也 。

    29、在逻辑函数中，对于变量的任一组取值，任意两个最小项的乘积为 。

    30、合并最小项的规则是相邻八格中的最小项之和可以合并为1项并消去 个因子，合并后的结果只剩下公共因子。

    第四周 门电路

    门电路章节单元测验

    1、下列门电路工作速度快是其主要特点的是（ ）。
        a、ttl
        b、cmos
        c、nmos
        d、pmos

    2、输出端可直接连在一起实现“线与”逻辑功能的门电路是（）
        a、或非
        b、oc
        c、三态
        d、与或非

    3、为实现数据传输的总线结构，要选用（）门电路。
        a、或非
        b、oc
        c、三态
        d、与或非

    4、对ttl与非门多余输入端的处理，不能将它们（）。
        a、与有用输入端连在一起
        b、悬空
        c、接正电源
        d、接地

    5、工作时必须外接电源和电阻的逻辑门电路是（ ）。
        a、或非门
        b、与非门
        c、三态门
        d、漏极开路门

    6、其逻辑功能相当于双向模拟开关的逻辑门是（ ）。
        a、或非门
        b、oc门
        c、传输门
        d、三态门

    7、当三态门输出高阻状态时，输出电阻为（ ）
        a、无穷大
        b、约100欧姆
        c、无穷小
        d、约10欧姆

    8、功耗比较大，是以下哪种门电路的主要缺点。（ ）。
        a、ttl
        b、cmos
        c、nmos
        d、pmos

    9、以下哪种器件适合用ttl门电路构成。（ ）
        a、内存
        b、硬盘
        c、优盘
        d、高速缓存

    10、关于数字电路中驱动门g1和负载门g2之间电压和电流关系描述正确的是（ ）。
        a、g1输出高电平的下限值 voh(min)大于等于g2输入高电平的下限值 vih(min)
        b、g1输出高电平的下限值 voh(min)小于等于g2输入高电平的下限值 vih(min)
        c、g1输出低电平的上限值 vol(max)大于g2输入低电平的上限值 vil(max)
        d、g1输出低电平的上限值 vol(max)小于等于g2输入高电平的下限值 vih(min)

    11、漏极开路的门电路可以将输出端直接接在一起实现线与功能，漏极开路的门门电路在工作时必须要将输出端经下拉电阻接到地上。

    12、od门的中文含义是集电极开路门电路。

    13、数字电路中，驱动门的输出低电平最大值volmax与负载门g2输入低电平最大值vilmax的关系应满足 volmax ≤ vilmax 。

    14、数字电路中，驱动门的灌电流是指其输出高电平时的电流。

    15、数字电路中，驱动门的拉电流是指其输出低电平时的电流。

    16、cmos集成电路最突出的优点在于功耗极低，所以非常适合制作大规模集成电路。

    17、数字电路中的正逻辑是指用1 表示高电平，用0 表示低电平。

    18、ttl电路是电压控制器件。

    19、cmos电路是电流控制器件。

    20、在数字电路设计中， ttl和cmos两种器件混合使用，可以直接连接使用。

    21、用门电路可以直接驱动显示器件。

    22、ttl器件输入引脚悬空相当于输入低电平。

    23、漏极开路的门电路可以将输出端直接接在一起实现 功能，

    24、漏极开路的门门电路在工作时必须要将输出端经 接到电源上。

    25、od门的中文含义是 。

    26、oc门的中文含义是 。

    27、电路中采用正逻辑，用 表示 高电平。

    28、电路中采用正逻辑，用 表示低电平。

    第八周 触发器2

    触发器章节单元测验

    1、边沿结构的基础jk触发器是在clk时钟的（ ）触发的。
        a、上升沿
        b、下降沿
        c、高电平
        d、低电平

    2、t触发器中，当t=1时，触发器实现（ ）功能。
        a、置1
        b、置0
        c、计数
        d、保持

    3、下列说法正确的是（ ）。
        a、主从jk触发器没有空翻现象
        b、jk之间有约束
        c、主从jk触发器没有保持功能
        d、主从jk触发器不能用于组成计数器。

    4、锁存器或触发器的0态是指（ ）。
        a、q=0, qʹ=0
        b、q=0, qʹ=1
        c、q=1, qʹ=0
        d、q=1, qʹ=1

    5、关于各种触发器的描述，下列说法错误的是（ ）。
        a、触发器与锁存器的不同在于触发器增加了一个触发时钟信号。
        b、电平触发的触发器只有当clk变为有效电平是，触发器才能接受输入信号，并按照输入信号将触发器的输出置成相应状态。
        c、边沿触发器的次态仅取决于时钟有效边沿到达时输入的逻辑状态。
        d、脉冲触发器的次态只考虑clk下降沿到达时输入的逻辑状态，从而决定次态的变化。

    6、以下哪种类型的触发器可以直接当做sr触发器来使用（ ）。
        a、d触发器
        b、jk触发器
        c、t′触发器
        d、t触发器

    7、t′触发器，当有效时钟到来时，触发器实现（ ）功能。
        a、置1
        b、置0
        c、翻转
        d、保持

    8、以下不属于触发器特点的是（ ）。
        a、能够存储1位二值信号
        b、能根据不同的输入信号置成1状态
        c、能根据不同的输入信号置成0状态
        d、其存储的值的改变仅跟输入信号有关

    9、同时具有保持、置0、置1和翻转功能的触发器是（ ）。
        a、sr触发器
        b、jk触发器
        c、d触发器
        d、t触发器

    10、关于脉冲触发的触发器，下列说法错误的是（ ）。
        a、在时钟clk=1期间主触发器接收输入端的信号，被置成相应的状态，而从触发器不动
        b、时钟clk下降沿到来时从触发器按照主触发器状态翻转
        c、在clk=1期间主触发器有可能变化多次
        d、在clk=1期间主触发器有可翻转多次

    11、主从rs触发器在clk=1期间，rs之间不存在约束。

    12、主从jk触发器在clk=1期间，存在一次性变化。

    13、tʹ触发器的功能是时钟脉冲每作用一次，翻转一次，因此可以作为四分频器使用。

    14、由或非门构成的基本rs锁存器的约束条件是sdrd = 0 。

    15、脉冲触发器比边沿触发器的的抗干扰性好。

    16、触发器是一种存储单元。

    17、主从jk触发器在clk=1期间，主触发器可以实现多次翻转。

    18、tʹ触发器的功能是时钟脉冲每作用一次，翻转一次，因此可以作为二分频器使用。

    19、由与非门构成的基本rs锁存器的约束条件是sdrd = 0 。

    20、脉冲触发器比电平触发器的的抗干扰性好。

    21、sr锁存器在工作时是不受任何约束的。

    22、时序逻辑电路在任意时刻电路的输出不仅与当前的输入信号有关，还与电路之前的 有关。

    23、128k×8位的rom有 条数据线。

    24、128k×8位的rom有 条地址线。

    25、d触发器的特性方程是 。

    第十一周 时序逻辑电路3

    时序逻辑电路章节测验

    1、8位移位寄存器可以存放( )位二进制代码。
        a、4
        b、8
        c、16
        d、256

    2、构成模值为256的二进制计数器,需要( )级触发器。
        a、2
        b、128
        c、8
        d、256

    3、同步计数器是指( )的计数器。
        a、由同类型的触发器构成
        b、各触发器时钟端连在一起,统一由系统时钟控制
        c、可用前级的输出做后级触发器的时钟
        d、可用后级的输出做前级触发器的时钟

    4、同步清除计数器是指( )的计数器。
        a、具有清除功能的同步型
        b、具有清除功能的异步型
        c、清除信号与时钟信号同时有效才能清除的
        d、清除信号与时钟信号无关的

    5、已知q3q2q1q0是同步十进制计数器的触发器输出,若以q3作进位,则其周期和正脉冲宽度是( )。
        a、10个cp脉冲,正脉冲宽度为1个cp周期
        b、10个cp脉冲,正脉冲宽度为2个cp周期
        c、10个cp脉冲,正脉冲宽度为4个cp周期
        d、10个cp脉冲,正脉冲宽度为8个cp周期

    6、若4位同步二进制加法计数器当前的状态是0111,下一个输入时钟脉冲后,其内容变为( )。
        a、0111
        b、0110
        c、1000
        d、0011

    7、一个4位移位寄存器原来的状态为0000,如果串行输入始终为1,则经过4个移位脉冲后寄存器的内容为( )。
        a、0001
        b、0111
        c、1110
        d、1111

    8、可以用来实现并/串转换和串/并转换的器件是( )。
        a、计数器
        b、移位寄存器
        c、存储器
        d、全加器

    9、由10级触发器构成的二进制计数器,其模值为( )。
        a、10
        b、20
        c、1000
        d、1024

    10、同步4位二进制减法计数器的借位输出方程是b=q4ʹq3ʹq2ʹq1ʹ,则可知b的周期和正脉宽度( )。
        a、16个cp周期和2个cp周期
        b、16个cp周期和1个cp周期
        c、8个cp周期和8个cp周期
        d、8个cp周期和4个cp周期

    11、若4位二进制加法计数器正常工作时,由0000状态开始计数,则经过43个输入计数脉冲后,计数器的状态应是( )。
        a、0011
        b、1011
        c、1101
        d、1110

    12、设计一个能存放8位二进制代码的寄存器,需要由( )个触发器构成。
        a、2
        b、3
        c、4
        d、8

    13、时序电路不含有记忆功能的器件。

    14、计数器除了能对输入脉冲进行计数，还能作为分频器用。

    15、移位寄存器的左移是指从低位移到高位。

    16、时序电路中一定含有存储电路。

    17、时序逻辑电路所谓自启动是指当电路处在无效状态时，经过几个时钟周期后能够进入到有效状态。

    18、移位寄存器的右移是指从高位移到低位。

    19、16个触发器构成计数器，该计数器可能的最大计数模值是。

    20、在时序逻辑电路设计中，如果有2个状态在相同的输入条件下有同样的 和输出，则这两个状态是等价状态。

    21、等价状态在状态化简时可以 。

    22、所谓自启动是指当时序逻辑电路处在 状态时，经过几个时钟周期后能够进入到有效状态。

    23、有m个状态的计数器是 进制计数器。

    24、计数器的异步清零是指不需要时钟信号有效，只要异步清零端有效，输出端立即变为 。

    25、计数器的异步置数是指不需要时钟信号有效，只要异步置数端有效，输出端立即 。

    第十二周 半导体存储器

    半导体存储器章节测验

    1、随机存取存储器具有（ ）功能。
        a、读/写
        b、无读/写
        c、只读
        d、只写

    2、存储容量为8k×8位的rom存储器，其地址线为（ ）条。
        a、8
        b、12
        c、13
        d、14

    3、只能按地址读出信息，而不能写入信息的存储器为（ ）
        a、ram
        b、rom
        c、prom
        d、eprom

    4、2k×16b的存储器芯片，其存储容量有（ ）。
        a、2000b
        b、4000b
        c、2048b
        d、4096b

    5、计算机的层次存储系统中，主存通常采用（ ）构成。
        a、dram
        b、sram
        c、eeprom
        d、flash

    6、rom存储器具有（ ）功能。
        a、读/写
        b、无读/写
        c、只读
        d、只写

    7、存储容量为64k×8位的rom存储器，其数据线为（ ）条。 a.6 b.12 c.14 d.16
        a、6
        b、8
        c、15
        d、16

    8、在正常工作状态下，既可以读操作又可以写操作的存储器为（ ）。
        a、ram
        b、rom
        c、prom
        d、eprom

    9、一片1k×32b的只读存储器，其存储容量有（ ）。
        a、1000b
        b、2048b
        c、4000b
        d、4096b

    10、下列哪种存储器在出厂时数据已经确定了（ ）。
        a、掩模rom
        b、prom
        c、eprom
        d、flash

    11、从开关速度方面考虑，dram芯片比sram芯片速度快。

    12、静态存储器的存储单元是在静态触发器的基础上附加门控管而构成的。

    13、从制造工艺上考虑，双极型的存储器比mos型的存储器功耗低，集成度高。

    14、由于dram的存储单元的结构非常简单，所以它所能达到的集成度远高于sram。

    15、eprom比eeprom具有更快的擦除改写速度。

    16、128k×8位的rom有 条数据线。

    17、128k×8位的rom有有 条地址线。

    18、sram是 存储器。

    19、dram是 存储器。

    20、rom是 存储器。

    课程期末测试

    数字电路与逻辑设计期末考试

    1、正零的补码表示为（ ）
        a、1 00…00
        b、0 00…00
        c、0 11…11
        d、1 11…11

    2、ascⅱ码是一组（ ）位二进制代码。
        a、4
        b、6
        c、7
        d、8

    3、逻辑函数f=a(b cʹ) (dʹe)ʹ的反函数为( )。 a.(a bcʹ)(dʹ e)ʹ b.(a bcʹ)(dʹ e)ʹ c.(aʹ bʹc)(d eʹ)ʹ d.(aʹ bʹc)(dʹe)ʹ
        a、(a bcʹ)(dʹ e)ʹ
        b、(a bcʹ)(dʹ e)ʹ
        c、(aʹ bʹc)(d eʹ)ʹ
        d、(aʹ bʹc)(dʹe)ʹ

    4、根据对偶规则，已知等式(ab)ʹ= a ʹ b ʹ成立，则等式(a b)ʹ= a ʹb ʹ ( )
        a、必然成立
        b、必然不成立
        c、不确定是否成立
        d、以上都不正确

    5、函数f=((ab)ʹ (a ʹ b ʹ)ʹ)ʹ是最简( )表达式。
        a、与非与非
        b、与或非
        c、或非或非
        d、或与

    6、以下关于十进制代码的编码方案中，属于无权码的是（ ）
        a、8421
        b、余3码
        c、2421
        d、5211

    7、l=ab c的对偶式为（ ）
        a、a bc
        b、(a b)c
        c、a b c
        d、abc

    8、函数f=a(b c) cd与p=aʹcʹ bʹcʹ aʹdʹ的关系是( )
        a、相等
        b、互为反函数
        c、互为对偶式
        d、答案都不正确

    9、对于n输入的cmos与非门，由于输入端增加，描述错误的是（ ）
        a、n个nmos管串联
        b、n个pmos管并联
        c、串联管子导通，导通电阻增加，输出低电平升高
        d、串联管子导通，导通电阻增加，输出高电平降低

    10、功耗比较大，是以下（ ）门电路的主要缺点
        a、ttl
        b、cmos
        c、nmos
        d、pmos

    11、3/8线译码器，若译码器为输出高电平有效，若输入为a2a1a0=011时，输出y7y6y5y4y3y2y1y0为（ ）
        a、11110111
        b、00001000
        c、11111011
        d、00000100

    12、一个128选1的数据选择器有（ ）个选择控制信号输入端。
        a、128
        b、32
        c、16
        d、7

    13、一个数据选择器的地址输入端有5个时，最多可以有（ ）个数据信号输出。
        a、5
        b、8
        c、16
        d、32

    14、能实现数据分配器功能的器件是（ ）
        a、数据选择器
        b、译码器
        c、触发器
        d、计数器

    15、以下触发器类型，抗干扰性最好的是（ ）
        a、边沿触发器
        b、脉冲触发器
        c、电平触发器
        d、sr锁存器

    16、关于电平触发的触发器其工作特性，说法错误的是（ ）
        a、如果在时钟clk有效期间内输入信号多次发生变化，则触发器的状态也会发生多次翻转
        b、在时钟clk的边沿改变其存储的值
        c、在时钟clk为有效电平的全部时间里，输入信号的变化都将引起触发器输出端状态的变化
        d、只有当时钟clk变为有效电平时，触发器才能接受输入信号

    17、时序逻辑电路中必须有（ ）. a.输入逻辑变量 b.时钟信号 c.计数器 d.编码器
        a、输入逻辑变量
        b、时钟信号
        c、计数器
        d、编码器

    18、一个4位移位寄存器原来的状态为1111,如果串行输入始终为0,则经过4个移位脉冲后寄存器的内容为( )
        a、0001
        b、0111
        c、1110
        d、0000

    19、若4位同步二进制减法计数器当前的状态是0111,下一个输入时钟脉冲后,其内容变为( )
        a、0111
        b、0110
        c、1000
        d、0011

    20、具有同步置数功能计数器是指( )的计数器
        a、具有置数功能的计数器
        b、具有置数功能的异步型
        c、置数信号与时钟信号同时有效才能实现置数
        d、置数信号与时钟信号无关

    21、构成模值为128的二进制计数器,需要( )级触发器
        a、7
        b、8
        c、128
        d、256

    22、下列存储器需要定期刷新的是（ ）
        a、prom
        b、sram
        c、dram
        d、flash

    23、格雷码每一位的状态变化都没有规律可循。（ ）

    24、两个数相加一定会产生溢出现象。（ ）

    25、在逻辑函数中,约束项是不可能或不允许出现的变量取值组合，其值总是等于 0。（ ）

    26、逻辑变量的取值， 0比1小。（ ）

    27、ttl电路是电压控制器件。（ ）

    28、cmos电路是电流控制器件。（ ）

    29、八路数据分配器的地址输入端有8个。（ ）

    30、超前进位加法器的工作特点是指在输入每位的加数和被加数时，同时获得该位全加的进位信号，而无需等待最低位的进位信号。（ ）

    31、同一种逻辑功能的触发器可以用不同的电路结构实现。（ ）

    32、脉冲触发器比电平触发器的的抗干扰性好。（ ）

    33、根据逻辑代数的吸收律，a aʹb= 。

    34、根据逻辑代数的吸收律，a ab= 。

    35、256k×32位的ram有 条数据线。

    36、256k×32位的ram有 条地址线。

    37、在利用卡诺图进行逻辑函数化简时，相邻八格中的最小项之和可以合并为一项并消去 个因子，合并后的结果只剩下公共因子。

    38、在逻辑函数中,约束项是不可能或不允许出现的变量取值组合，其值总是等于 。

    下一篇 >>

    相关文章

    • 2023-01-04 06:01
    • 2023-01-04 04:53
    • 2023-01-04 04:39
    • 2023-01-04 04:06
    • 2023-01-04 03:51

    最新文章

    标签列表

    备案号： 买球平台网址的版权所有 买球平台网址 copyright © 2012-2023 青果答案 all rights reserved. sitemap